freshair_cn - 博客园

为什么串行传输时总是LSB在前？

摘要： https://superuser.com/questions/1104212/why-do-serial-ports-send-data-least-significant-bit-first 其实是没有什么强制性的理由的，单纯是一种历史习惯。 Well, the reason why is th 阅读全文

posted @ 2018-06-25 15:34 freshair_cn 阅读(417) 评论(0) 推荐(0)

关于OpenLiveWriter出错的修补方法

摘要： OpenLiveWriter使用一段时间后可能会打不开，提示错误如下：这是只需要把电脑的.net更新到4.6以上版本就可以了。阅读全文

posted @ 2018-06-25 11:43 freshair_cn 阅读(144) 评论(0) 推荐(0)

SPR, subpixel rendering

摘要：参考例子：https://www.grc.com/ctwhat.htm https://en.wikipedia.org/wiki/Subpixel_rendering http://archernzy.blogspot.com/2017/03/sub-pixel-rendering.html 1, 阅读全文

posted @ 2018-06-21 15:12 freshair_cn 阅读(11541) 评论(0) 推荐(0)

电子轨道速记

摘要： (1) 轨道顺序：1s, 2s, 2p, 3s, 3p, 4s, 3d, 4p, 5s, 4d, 5p, 6s, 4f, 5d, 6p, 7s, 5f, 6d, 7p； (2) 根据泡利不相容原则，每个轨道最多只能容纳2个电子； (3) s 一轨道; p 三轨道; d 五轨道; f 七轨道。 htt 阅读全文

posted @ 2018-05-18 15:41 freshair_cn 阅读(2255) 评论(0) 推荐(0)

Vim ---- 默认打开行号

摘要： Vim有非常迅速跳转到某一行行首的方法，例如 :n 或者 nG，n 表示到第 n 行。但是Vim的显示行号功能默认是关闭的。可用一下方法使Vim默认显示行号：在配置文件 .vimrc 中，输入 set number 后保存。阅读全文

posted @ 2018-05-18 14:42 freshair_cn 阅读(200) 评论(0) 推荐(0)

Branch prediction(1)

摘要： https://stackoverflow.com/questions/11227809/why-is-it-faster-to-process-a-sorted-array-than-an-unsorted-array#11227902 阅读全文

posted @ 2018-04-27 15:55 freshair_cn 阅读(141) 评论(0) 推荐(0)

Vim操作 -- 多段复位粘贴

摘要： Vim可以多段复制、粘贴。即，内容X复制到寄存器“1”，内容Y复制到寄存器“2”；粘贴时可以选择从“1”还是“2”粘贴。 (1) Vim有13个粘贴板，分别是0、1、2、...、9、a、“、＋；用:reg命令可以查看各个粘贴板里的内容。在vim中简单用y只是复制到“（双引号)粘贴板里，同样用p粘贴阅读全文

posted @ 2018-04-13 16:36 freshair_cn 阅读(194) 评论(0) 推荐(0)

Vim操作 -- 按列

摘要： 1, 拷贝行 Y y 拷贝当前光标字符如果需要拷贝整个单词，可以用 ye，e表示跳到词尾 2, 粘贴 P（大写）粘贴到光标前 p（小写）粘贴到光标后 3, 进入快操作模式 ctrl+q 4, 用 hjkl 选择操作区域 5, I（大写）插入到区域首部 6, 输入新内容后 ESC 退出，退出后方可阅读全文

posted @ 2018-04-12 16:38 freshair_cn 阅读(419) 评论(0) 推荐(0)

关于Cadence SPB 16.6 破解的一些关键步骤

摘要：网上搜索到的破解方法，一般来说流程都是没有什么大问题的。较详细的一个破解流程可参照： http://www.mr-wu.cn/cadence-orcad-allegro-spb-16-6-install-crack-hotfix/ 这里列出两个很少人提及的关键点： (1) 对于64位的Win7系统，阅读全文

posted @ 2018-04-08 23:12 freshair_cn 阅读(1482) 评论(0) 推荐(0)

提高Modelsim仿真速度的方法(1) -- force

摘要：假如主驱动时钟频率很高，因为要一个周期输出，仿真时间过长，仿真速度慢是自然。但是仿真中，并不是每个驱动周期都是必要的，这时可以使用force命令把想要的信号提前制造出来。事实上，对于使用到PLL的模块，假如分频系数很大，完全可以用force的方法得到PLL输出，而把高速的输入时钟忽略掉。 Mod 阅读全文

posted @ 2018-04-02 17:28 freshair_cn 阅读(1875) 评论(0) 推荐(0)