随笔分类 -  Xilinx

摘要：he frequency option is not available in 2016.4 GUI. It has been added in 2017.1 In 2016.4, you can set the frequency from the XSCT console in the GUI. 阅读全文

摘要：https://china.xilinx.com/support/answers/54074.html 综合完成后会跳出个框框，选择open synthesis write_edif module.edf write_verilog -mode port module_stub.v(Vivado20 阅读全文

摘要：http://bbs.elecfans.com/jishu_487981_1_1.html 以下操作均在root用户下完成1，下载交叉编译器在ubuntu里下载arm-2010.09-62-arm-xilinxa9-linux-gnueabi.bin安装文件，，放到/tools/中2，同步xilin... 阅读全文

摘要：1.为什么要使用reconfiguration?reconfiguration，即逻辑可重配，指的是FPGA的逻辑只加载指定区域（功能）的逻辑，而对除此之外的逻辑不产生影响，最常用的就是PCIe/PCI逻辑可重配，这样当我重新修改了逻辑后，pcie部分一直正常工作，上位机对pcie的读写也正常，可重配有两种方法：通过jtag加载或者selectmap接口，加载可重配逻辑；通过PCIe访问ICAP接口由上位机加载程序；现在讨论的是第一种。2.逻辑可重配如何实现？第一步，划分整个工程代码为固定的部分以及需要经常修改的部分，称固定代码为static logic，而经常修改的代码为reconfigur 阅读全文

摘要：下面提供以下解决方案（根据不同的情况，产生上述问题的原因实在太多，不一一解释了）1.关闭工程后重新打开ISE，将下载电缆重新安装（或进行更换），必要时重启电脑；2.若（1）方案失败，则右击“Processes”窗口中的"GenerateProgrammingFile"，点击“ProcessProperties”左边的"ConfigurationOptions"，找到"UnusedIOBPins"选项，将其修改为“float”。3.若（2）方案也失效，则进入第三步，在iMpact界面中的Edit——>Preferences——&g 阅读全文

摘要：If the ChipScope Core Inserter flow is used, a CDC file is also generated and this can be added in to the analyzer. See(Xilinx Answer 37044).If the COREGenerator toolflow is used and the ICON, ILA and/or the VIO cores are added, thereare CDC files created for each core. You can modify these CDC file 阅读全文

摘要：首先下载ISE12.x版本的库编译补丁compxlib_modelsim_10.zip1.使用命令行1》windows cmd命令下进入$env(XILINX)\bin\nt（$env(XILINX)表示 xilinx安装的目录）2》cmd运行下列命令compxlib -s mti_se -arch all -l all -dir d:\xilinx_libs -w2.使用Simulation Library Compilation Wizard工具第一项中的cfg文件选择编译补丁里面的cfg文件 阅读全文

摘要：1.Virtex6 GTX Transceiver简介 在Xilinx的Virtex6FPGA中，GTX作为一种低功耗的吉比特收发器，配置灵活，功能强大，并与FPGA内部的其他逻辑资源紧密联系，可用于实现多种高速接口（如XAUI、PCIE等）。V6 系列的FPGA中，GTX工作带宽范围是600 Mb/s到6.6 Gb/s，支持收发双向，且收发双向独立。GTX接收和发送方向均由PMA和PCS两部分组成，PCS提供丰富的物理编码层特性，如8b/10b编码、时钟校准等功能；PMA部分为模拟电路，提供高性能的串行接口特性，如预加重、均衡等功能。GTX同时还提供动态重配置接口，用于动态的修改GTX的配置 阅读全文