随笔分类 -  Verilog

摘要：有关64570的介绍网上很多,可以自行google,下面是我用64570实现的SDLC协议程序一些总结.所使用到的主要寄存器MD0：发送协议，CRC校验MD1：HDLC协议中地址配置MD2：全双工，数据编码RXS：接收时钟TXSTMC：和TXS中的BR一起配置波特率的值SA0：SA1：地址设定，这个主要是在接收数据的时候，如果地址不相同，那么芯片会将这一帧的数据丢弃。在发送数据的时候，芯片不会自动的将SA0 SA1发送出去，需要将SA0和SA1当做普通数据一样发送出去TRC0：当FIFO中的数据字节数小于等于TRC0，那么ST0中的TXRDY会自动变成1。TRC1：当FIFO中的数据字节数大于 阅读全文

摘要：占空比为50%的分频偶数分频比较简单比如N分频，那么计数到N/2-1，然后时钟翻转，代码如下：[代码]实现奇数分频，分别用上升沿计数到（N-1)/2-1，再计数到N-1，再用下降沿计数到（N-1)/2-1，再计数到N-1，，得到两个波形，然后相或即可 代码如下：[代码] 阅读全文

摘要：二段式：状态切换用时序逻辑，次态输出和信号输出用组合逻辑。 三段式：状态切换用时序逻辑，次态输出用组合逻辑，信号输出用时序逻辑。信号输出的process中，case语句用next state做条件，可以解决比组合逻辑输出慢一拍的问题。有时候判断次态需要用到计数器怎么办呢（计数器是时序电路，用组合逻辑是实现不了的）？方法是独立实现一个计数器，而在组合逻辑里用使能信号（或清除、置位等）来控制它。时序电... 阅读全文