摘要： clock skew = - 为了使clock skew 的影响可以叠加到data delay上，给出如下三组公式（对于fpga2ic）：1.clock skew = - 2.data delay' = - 对于多位宽数据（以三位为例）：在D[0]~D[2]三个位宽中，delay max 影响... 阅读全文

摘要： 1.常用的 PLL 约束命令如下：derive_pll_clocks：无论我们用PLL 声明多少时钟输出，只要填上derive_pll_clocks 这个命令，TimeQuest 会自行建立相关的时钟约束，然后做出报告。derive_clock_uncertainty:clock uncertain... 阅读全文

摘要： Tclk1:时钟路径延迟 Tco:寄存器更新延迟 Tdata:数据路径延迟 Tclk2:时钟路径延迟 Tsu:寄存器建立时间1，建立时间：图1：TimeQuest求建立余量示意图则，数据到达reg2的时间为：launchedge+Tclk1+Tco+Tdata=0+3.2ns+0.8ns=4... 阅读全文

摘要： 今年过完年回到学校，大概二月19日，开始调SDRAM这个实验，目的是想做最后的那个数码相框的项目。特权使用的SDRAM是三星的K4S641632（64M），而我板子上是海力士的H57V1262GTR（128M），由于不知道二者时序是否兼容，于是乖乖的按照特权的建议，仔仔细细的把《SDRAM-高手... 阅读全文

摘要： 想过比较煽情，但没想到这么煽情。 11年拍的，14年才看，不是认为电影不好，而是认为情节可能会落于俗套，无非就是帅哥邂逅美女然后一段佳话或遗憾云云。之所以看，是因为昨晚刚完成了本年度算那么点成就感的事情… 来到暴风，一一浏览，同桌的你，9.0。那些年，9.6。一直感觉暴风的评分还是挺公正的，毕... 阅读全文

摘要： 七年前的现在，我满怀信心以为自己可以够得上一所重点，至少也得是XX大学吧，不料结果和预期相去甚远。只休息了一个月在家，7月7号便又来到了学校，开始了新的一年的奋斗。07-08学年，一直顺风顺水，除了六年前的08年高考。这次考完后，真的如释重担，知道数学考得不好，理综考得更是不好，但心意已决：无... 阅读全文

摘要： 1.Warning: Synthesized away the following node(s): Warning: Synthesized away the following RAM node(s): Warning (14320): Synthesized away node "MEMw:MEMw_inst|altsyncram:altsyncram_component|altsyncram_n4r1:auto_generated|q_b[0]"2.Warning: Design contains 18 input pin(s) that do not drive 阅读全文

摘要： 1、在边沿敏感的always进程中，不是不能阻塞非阻塞混用，而是应当少用，那么什么时候应该混用呢？ 答：如果在同一进程中，下面的非阻塞赋值需要用到上面的值，且要求是本时钟沿更新的“新值”，那么上面的赋值语句必须用阻塞赋值。单纯的非阻塞赋值语句如： begin out_1<=input; out_2<=out_1; end其中，out_2获得的是上一个时钟沿out_1的值，也即：out_2总是晚out_1一个时钟周期。2、reg [3:0]A [4:0]为何意？ 答：建立5个4位宽的A，A[4][3]表示第5个A的第3位（最高位）。3、端口类型，及声明注意事项： 在... 阅读全文

摘要： 二进制补码表示法是目前DSP领域内最为流行的有符号数字表示法。这是因为它使得累加多个有符号数成为可能，而且最终结果是在N位范围内，我们可以忽略任何算数上的溢出。 1.补码的得来：是为了让负数变成能够加的正数，so，负数的补码=模-负数的绝对值 2.原码的得来：(负数的原码，直接把对应正数的最高位改为1) 3.原码和补码之间转换：补码= 反码+1 包含小数部分的二进制补码表示方法： 一、十进制分数补码可以先将分子和分母分别表示成二进制数，然后计算出二进制小数，再按下面第三步的方法将求出小数的补码形式。37/64=100101B/2^6=0.100101B-51/128=110011... 阅读全文

摘要： 内容今天完成……遇到问题：1.我想通过输出一列先递增，再递减，依次循环的8位二进制数来控制一个LED灯的亮暗。这个8位二进制数怎么整呢？ 阅读全文