摘要： 选题缘由：前几天在黑金时序篇的陪伴下，对FIFO进行了大致的掌握，今天看特权同学的深入浅玩转FPGA进阶实验五：基于FIFO的串口发送机设计，想自己总该动手练练，总看别人的code也能学到东西，但那终究不是自己的，当自己独自面对时，会冒出不少原本看似没有问题的问题。可喜的是这次竟然没遇到多大困难，一个小时多一点写好代码，解决问题不到十分钟，然后搞定！难道自己水平有所提高了，哈哈！ 本实验RTL图： 本实验实现如下功能：Data_gene模块每隔1s产生一个递增的8位数（在助手里边以16进制方式显示），然后每隔1s wrreq发送一个高电平，写入FIFO，本实验FIFO采用8 wide,... 阅读全文