03 2012 档案

LM3S的GPIO操作相关库函数
摘要：LM3S的GPIO操作相关库函数 1 1.内核时钟设置 2 SysCtlClockSet 3 2.片上设备时钟使能 4 SysCtlPeripheralEnable 5 3.GPIO设置 6 GPIODirModeSet/Get // Param3：1.输入(数字、模拟) 2.输出(数字) 3.硬件决定(数字第二功能) 7 GPIOPadConfigSet/Get // Param2：1.驱动强度(数字、模拟) 8 // Param3：1.推挽/开... 阅读全文
posted @ 2012-03-30 16:46 fishplj2000 阅读(3172) 评论(0) 推荐(0)
aSRAM IS61LV25626仿真模型(原厂模型基础上增加了记录文件功能)
摘要：SRAM_IS61LV25616的仿真模型(原厂模型基础上增加了读写记录文件功能) 1 // IS61LV25616 Asynchronous SRAM, 256K x 16 = 4M; speed: 10ns. 2 // Note; 1) Please include "+define+ OEb" in running script if you want to check 3 // timing in the case of OE_ being set. 4 // 2) Please specify access time by defining tA... 阅读全文
posted @ 2012-03-30 11:40 fishplj2000 阅读(827) 评论(0) 推荐(0)
Verilog语法中需注意的细节点
摘要：Verilog语法中需注意的细节点 1 1. integer 整型 须在 initial语句、always语句 外定义,Verilog区分大小写，关键字都是小写； 2 2. parameter 须在 module内部定义，局部常量； 3 3. define 可在任何地方定义(一般在module外部)，全局常量。 4 4. $monitor 只要参数变化就触发。必须放在 initial块 内部。 5 5. case的用法： 6 case(sel) 7 2'b00: out=in0; 8 2'b01: out=in1; 9 2'b10: out=in2;10 2'b 阅读全文
posted @ 2012-03-30 10:42 fishplj2000 阅读(842) 评论(0) 推荐(0)
MCU总线读写仿真模块
摘要：MCU总线 读写仿真模块 1 `timescale 1ns/1ns 2 3 module MCU_RW 4 ( 5 mcu_cs_n , 6 mcu_wr_n , //下降沿触发写 7 mcu_rd_n , //下降沿触发读 8 mcu_addr , 9 mcu_data 10 11 );12 parameter DATAWIDTH = 16;13 ... 阅读全文
posted @ 2012-03-30 10:12 fishplj2000 阅读(434) 评论(0) 推荐(0)
4.3'TFT LCD HW480272F-0L-0A-30的Verilog HDL测试程序(HV模式)
该文被密码保护。
posted @ 2012-03-20 15:23 fishplj2000 阅读(41) 评论(0) 推荐(0)
VGA:R-2R电阻网络DA
摘要： 阅读全文
posted @ 2012-03-16 09:55 fishplj2000 阅读(559) 评论(0) 推荐(0)
LM3S库函数操作流程
摘要：1 (一)GPIO用作中断的操作流程 2 3 1.系统时钟配置 SysCtlClockSet 4 2.GPIO设备时钟打开 SysCtlPeripheralEnable 5 3.Pin脚功能设置 GPIOPinTypeInput 6 4.Pin脚中断触发模式设置 GPIOIntTypeSet 7 5.Pin脚中断允许 GPIOPinIntEnable 8 6.内设中断允许 IntEnable 9 7.MCU总中断允许 IntMasterEnable10 11 中断服务程序12 1.读取中... 阅读全文
posted @ 2012-03-13 22:57 fishplj2000 阅读(898) 评论(0) 推荐(0)
FPGA设计中一些经验
摘要：1 Verilog的技术点 2 3 1. 0-n循环计数器 4 //////////////////////////0-n循环计数器 5 reg [19:0]cnt; 6 always@(posedge clk or negedge rst_n) 7 if(!rst_n) 8 cnt<=20'd0; 9 else if(cnt<20'dn) 10 cnt<=cnt+1'b1; 11 else 12 cnt<=20'd0; 13 或者 14 reg [19:0]cnt; 15 always@(posed... 阅读全文
posted @ 2012-03-13 22:53 fishplj2000 阅读(324) 评论(0) 推荐(0)
FPGA/CPLD按键硬件延时消除抖动的思路
摘要：1 按键硬件延时消除抖动 2 3 //1. 每320ms，采样更新一下按键值， 4 always @ (posedge clk or negedge rst_n) 5 if(!rst_n) 6 key_value <= 3'b111; 7 else if(delay == 预期间隔) 8 key_value <= {key3,key2,key1}; 9 10 //2. 判断key_value的上升沿和下降沿11 12 //3. 这样：小于320ms的按键抖动，系统不响应 阅读全文
posted @ 2012-03-13 22:37 fishplj2000 阅读(828) 评论(0) 推荐(0)
EPM240T100的Pin
摘要：BANK1IO2　IO3　IO4　IO5　IO6　IO7　IO8　IO/GCLK012　IO/GCLK114　IO15　IO16　IO17　IO18　IO19　IO20　IO21　IO26　IO27　IO28　IO29　IO30　IO33　IO34　IO35　IO36　IO37　IO38　IO39　IO40　IO41　IO42　IO/DEV_OE43　IO/DEV_CLRn44　IO47　IO48　IO49　IO50　IO51 BANK2IO52　IO53　IO54　IO55　IO56　IO57　IO58　IO61　IO/GCLK262　IO/GCLK464　IO66　IO67　IO68　.. 阅读全文
posted @ 2012-03-13 15:14 fishplj2000 阅读(403) 评论(0) 推荐(0)
[转帖]非直接RAM地址映射转换思路
摘要：[转帖]非直接RAM地址映射转换思路 1 http://bbs.ednchina.com/BLOG_ARTICLE_2137592.HTM 2 非直接RAM地址映射转换思路 [嵌入式] 发布时间：2011-09-19 12:59:56 3 呢称：ilove314 4 非直接RAM地址映射转换思路 5 6 通常情况下，如果是320*240（X*Y）分辨率的图像，使用128K（17bitRAM做地址映射，分别取X寻址对应128K的低9bit（可使用地址为0-511）、Y寻址对应128K的高8bit（可使用地址为0-255）。 7 8 但如果是480*... 阅读全文
posted @ 2012-03-13 13:13 fishplj2000 阅读(351) 评论(0) 推荐(0)
LCD_Driver通用时序模块
摘要：1 //--------------- 注意 -------------------------------------- 2 //--- 水平扫描计数器、同步信号、DE 都是同步于dclk的上升沿----- 3 //--- 垂直扫描计数器、同步信号、DE_V都是同步于 hs 的下降沿----- 4 //------------------------------------------------------------- 5 6 `timescale 1ns/1ps 7 module LCD_Driver( 8 //-... 阅读全文
posted @ 2012-03-11 22:38 fishplj2000 阅读(355) 评论(0) 推荐(0)
MC8051在Quartus综合时更新hex的处理
摘要：经过以下步骤，1.Anlysis & Synthesis2.Fitter(Place & Route)3.Assembler(Generate programming files)后，如果要更新ROM里面的MCU Hex，则可以：（1）Processing ---》Update Memory Initialization File（2）Assembler(Generate programming files)重新产生*.sof和*.pof 阅读全文
posted @ 2012-03-09 10:03 fishplj2000 阅读(377) 评论(0) 推荐(0)
MC8051的顶层自定义封装
摘要：通过宏定义选择并行端口是封装成双向端口还是单向端口 1 // 若并行端口封装成双向端口： 2 // 1. 要输出高电平，必须在双向端口外部加上拉电阻(高电平由上拉电源)产生 3 // 2. 要作输入端口，必须先向内核输出端口写1 4 // 5 6 //`define port_is_bidir 1 7 8 module mc8051 ( 9 sys_clk , // 系统时钟18Mhz 10 sys_rst_n , // 系统复位，Low_L有效 11 sys_int... 阅读全文
posted @ 2012-03-09 09:13 fishplj2000 阅读(796) 评论(0) 推荐(0)
MC8051自带仿真文件使用说明
摘要：下载的源码，包含了tb文件夹，里面为MC8051 core的顶层封装、ROM、RAM、XRAM、测试文件。使用Modelsim进行仿真时，有下面几点要注意： 1 一、自带仿真文件使用说明 2 1.时钟设定 3 tb_mc8051_top_.vhd (Line 74) generic (one_period : Time := 100 ns); 4 //说明：时钟为10MHz 5 6 2.Rom初始化 7 mc8051_rom_sim.vhd (Line 68) signal s_init : boolean := true; 8 ... 阅读全文
posted @ 2012-03-07 19:23 fishplj2000 阅读(506) 评论(0) 推荐(0)
Modelsim仿真MC8051(V1.5)软核时ROM的初始化
摘要：1 Modelsim仿真MC8051(V1.5)软核时ROM的初始化 2 3 一、仿真文件自动初始化 4 1. hex2dual程序将mcu的intel hex文件转为*.dua文件； 5 2. 文件mc8051_rom_.vhd 中 N75: generic (c_init_file : string := "mc8051_rom.dua");指定了ROM的初始化文件 6 3. 文件mc8051_rom_sim.vhd中 N68: signal s_init : boolean := false 说明由vhd自动初始化ROM. 7 下面的代码具体实现了ROM的初始化： 8 阅读全文
posted @ 2012-03-07 09:59 fishplj2000 阅读(1005) 评论(0) 推荐(0)
解析Intel Hex(16bit)文件并自动读入到MCU软核ROM中的Verilog程序
摘要：根据网上程序，进行了一些改善。 1 // verilog只支持readmemh,这个程序可以解析单片机的16bit Intel—HEX格式的文件 2 // 并将数据直接写入ROM中，实现软件自动烧写MCU软核内部ram和rom。 3 // modelsim版本要大于5.5 4 5 module Hex2Rom; 6 7 parameter filename="test.hex"; 8 9 reg[ 7:0] Row_1st_c... 阅读全文
posted @ 2012-03-07 09:53 fishplj2000 阅读(2528) 评论(0) 推荐(0)
封装好的 Uart仿真测试模块
摘要：1 //----------------------UartSim------------------------------ 2 3 // V001 ：2012-02-12 PLJ 封装 UartSim为V001 包含发送和接收 模块 4 // V002 : 2012-02-12 PLJ 修改1 接收模块中的延时(1/2*BIT_TIME)为(BIT_TIME/2) 5 // 修改2 接收模块中的for循环i<=8 为 i<8 6 // 修改3 接收模块中入... 阅读全文
posted @ 2012-03-01 15:00 fishplj2000 阅读(542) 评论(0) 推荐(0)
封装好的全局时钟和复位测试模块
摘要：1 //--------- gSignal.v------------------------- 2 3 `timescale 1ns/1ns 4 5 module gSignal( 6 gCLK, 7 gRST_N 8 ); 9 output reg gCLK;10 output reg gRST_N;11 12 parameter CLK_PERIOD = 20;13 parameter LO_LEVEL = ... 阅读全文
posted @ 2012-03-01 14:57 fishplj2000 阅读(305) 评论(0) 推荐(0)
MCU+FPGA/CPLD+SRAM驱动TFT_LCD(480*272@16bit)的设计参数分析
摘要：1 MCU+FPGA/CPLD+SRAM驱动TFT_LCD(480*272@16bit)的设计参数分析 2 3 一、无Fifo时如何设计RAM交错读写： 4 H_DE V_DE H_Period V_Period FR(fps) DCLK(MHz) 5 480 272 533 288 60 9.21024 6 7 从上面的参数，可以有如下结论(若数据线宽度匹配，均为16bit)： 8 1. 一页数据需要的RAM容量 = 480*272*16bit = 2... 阅读全文
posted @ 2012-03-01 14:26 fishplj2000 阅读(3018) 评论(0) 推荐(0)
MCU通过FPGA/CPLD扩展TFT LCD Driver的通用设计架构
摘要：1 MCU扩展TFT LCD Driver通用设计架构： 2 3 [MCU] + [Cache] + [FPGA/CPLD] 4 ---------------------------------- 5 1. [ Cache ]: SRAM or SDRAM 6 2. [ FPGA/CPLD ]: Cache_WR and LCD_DRIVER 7 8 其中的Cache_WR有下面两种设计形式： 9 2.1 FIFO + FIFO_WR + SRAM_WR/SDRAM_WR10 2.2 SRAM_WR/SDRAM_WR11 1... 阅读全文
posted @ 2012-03-01 14:18 fishplj2000 阅读(1052) 评论(0) 推荐(0)