随笔分类 -  Verilog HDL

看FPGA面试题时见到被考到的几个逻辑电路
摘要:8位 D触发器: D触发器实现2分频: 阅读全文

posted @ 2017-09-01 17:23 枝桠 阅读(342) 评论(0) 推荐(0)

Error(10028):Can't resolve multiple constant drivers for net “ ” at **.v
摘要:两个进程里都有同一个条件判断的话,会产生并行信号冲突的问题。 同一个信号不允许在多个进程中赋值,否则则为多驱动。 进程的并行性决定了多进程不同能对同一个对象进行赋值。 同一个信号不允许在多个进程中赋值,否则则为多驱动。 进程的并行性决定了多进程不同能对同一个对象进行赋值。 阅读全文

posted @ 2017-05-01 11:10 枝桠 阅读(810) 评论(0) 推荐(0)

Error (10170): Verilog HDL syntax error at passwd.v(21) near text "if"; expecting an identifier ("if" is a reserved keyword ), or "endmodule", or a parallel statement
摘要:你得加上时序啊笨蛋 阅读全文

posted @ 2017-05-01 09:42 枝桠 阅读(3393) 评论(0) 推荐(0)

设计“十字路口交通灯管理系统”
摘要:设计“十字路口交通灯管理系统” 项目:一条主干道,一条乡间公路。组成十字路口,要求优先保证主干道通行。 设计要求: (1) 有MR(主红)、MY(主黄)、MG(主绿)、CR(乡红)、CY(乡黄)、CG(乡绿)六盏交通灯需要控制; (2) 交通灯由绿→红有4秒黄灯亮的间隔时间,由红→绿没有间隔时间; 阅读全文

posted @ 2017-04-25 18:39 枝桠 阅读(2985) 评论(1) 推荐(0)

导航