2020年5月25日

verilog之状态机

摘要： verilog之状态机设计 1、状态机的原理 状态机，就是基于状态变化而设计的硬件模块，是一种常见的设计思路。掌握状态机的使用，是初步建立复杂逻辑设计能力的开始。所谓的状态机，和高级语言程序的流程图十分类似，具有逐步执行，步步递进的特点。由于硬件的特殊性，一般的状态机都是闭环的，要求能够回到初始状态 阅读全文

posted @ 2020-05-25 23:46 绿叶落秋风 阅读(1749) 评论(0) 推荐(0)