09 2020 档案

FPGA中与时序有关的概念

摘要：FPGA中与时序有关的概念 一、时序分析 时序分析是对整个时序进行分析的操作。作用就是了解设计的时序性能，一般而言就是最大时钟频率。时钟频率越高，设计的工作速度越快（忽略设计实现方法的不同导致的效率提升）。为了提高时钟频率，有一份完整的时序分析报告是必不可少的。 在quartus中的Timeques 阅读全文

posted @ 2020-09-20 12:16 绿叶落秋风 阅读(775) 评论(0) 推荐(0)

FPGA中的面积优化

摘要：FPGA中的面积优化 一、优化的意义 面积优化，就是在实现预定功能的情况下，使用更小的面积。通过优化，可以使设计能够运行在资源较少的平台上，节约成本，也可以为其他设计提供面积资源。 二、操作符平衡 对于复杂逻辑操作，输入到输出的对称性越好，往往中间逻辑就越少，面积越小。一般优化中，可以将不关注中间信 阅读全文

posted @ 2020-09-12 10:49 绿叶落秋风 阅读(1785) 评论(0) 推荐(0)

FPGA中的速度优化

摘要：FPGA中的速度优化 一、逻辑设计中的速度概念 逻辑设计速度相关的概念有三个：设计吞吐量、设计延时和设计时序。速度优化策略而言，吞吐量需要提高，延时应该降低，时序应该收敛（时序余量slave越大，收敛越强，移植性越好）。吞吐量提高的方法一般是采用大的并行设计，延时降低的方法则是采用缓存结构或者并行结 阅读全文

posted @ 2020-09-11 09:33 绿叶落秋风 阅读(1683) 评论(0) 推荐(0)

状态机的常见问题

摘要：状态机的常见问题 一、状态机的常见问题 标准的状态机包括摩尔状态机和米勒状态机：摩尔状态机的输出只与当前状态有关，而米勒状态机则和输入和状态都有关。状态机能够稳定工作，但是占用资源过多。在摩尔状态机中的时钟偏斜可能会导致状态转换时会出现过渡状态（状态转化出现时序问题），米勒状态机由于输出异步，更加容 阅读全文

posted @ 2020-09-10 16:23 绿叶落秋风 阅读(1140) 评论(0) 推荐(0)

基于quartus的高级时序分析

摘要：基于quartus的高级时序分析 一、派生时钟和异步存储器 派生时钟就是和独立时钟存在频率或者相位关系的时钟，异步存储器就是具有存储读写异步功能的存储器。在时序分析中，这两个部分的静态时序分析是需要设置个别约束的。派生时钟会产生时钟偏斜或者不同频率时序问题，异步存储器则类似latch，存在建立时间和 阅读全文

posted @ 2020-09-09 12:27 绿叶落秋风 阅读(1618) 评论(0) 推荐(0)

FPGA中的时钟域问题

摘要：FPGA中的时钟域问题 一、时钟域的定义 所谓时钟域，就是同一个时钟驱动的区域。这里的驱动，是指时钟刷新D触发器的事件，体现在verilog中就是always的边沿触发信号。单一时钟域是FPGA的基本组成部分，但是随着设计规模扩大，多时钟域的设计是必要的。维持庞大的单时钟域对时钟源的要求是极为苛刻的 阅读全文

posted @ 2020-09-08 10:49 绿叶落秋风 阅读(1778) 评论(0) 推荐(0)

quartus中的时序约束常用方法

摘要：quartus中的时序约束常用方法 一、约束操作 quartus中有三种时序约束方法： 1️⃣Timing Setting 2️⃣Wizards/Timing Wizard 3️⃣Assignment/Assignment Editor 一般来说，前面两种是全局约束，后面一种是个别约束。 先全局，后 阅读全文

posted @ 2020-09-08 10:32 绿叶落秋风 阅读(6884) 评论(0) 推荐(0)

时序约束与时序分析

摘要：时序约束与时序分析 一、基础知识 FPGA设计中的约束主要有时序约束、位置及区域约束和其他约束。位置和区域约束用于实现FPGA设计的端口和资源位置的指导，其他约束则泛指芯片信号和电气标准的约束。时序约束的作用则是使得时序能够满足输入时钟的要求。 时序约束的作用有： （1）提高设计的工作频率 （2）获 阅读全文

posted @ 2020-09-06 15:54 绿叶落秋风 阅读(1454) 评论(0) 推荐(0)

FPGA的PCB设计

摘要：FPGA的PCB设计 一、FPGA的高速电路板设计 PCB板的设计规模增大，IO传输问题也就出现。为了兼容其他高速模块，必须对PCB的设计进行优化。 1️⃣电源滤波，降低系统噪声2️⃣匹配信号线3️⃣降低并行走线的噪扰4️⃣减小反弹效应5️⃣进行阻抗匹配 为了实现上述要求，可以采用的方法有： （1） 阅读全文

posted @ 2020-09-05 10:32 绿叶落秋风 阅读(1712) 评论(0) 推荐(0)

AXI4的主机协议代码分析

摘要：AXI4的主机协议代码分析 一、模块分析 （1）端口列表 input wire INIT_AXI_TXN, // Asserts when ERROR is detected output reg ERROR, // Asserts when AXI transactions is complete 阅读全文

posted @ 2020-09-04 10:36 绿叶落秋风 阅读(1689) 评论(0) 推荐(0)