硬件电路

数字电路：

组合逻辑电路：仅和当前输入有关系

时序逻辑电路：与当前输入和存储单元的值都有关

激励信号：时序电路中组合部分输出给存储电路的信号。参见第六章·时序逻辑电路

熟悉下布尔代数，其中分配律有一个比较反直觉的：A+BC=(A+B)(A+C)，不理解的话不要慌，一共没几个变量，直接暴力画真值表就完了。

NOR或NAND又叫全能门电路，可只用同一种电路实现任意组合逻辑

二进制译码器芯片相关题型需注意其使能端的有效电平不都是低电平

发光二极管的限流电阻的取值范围是几百到几千欧姆，考试时可能让你判断哪种阻值过大或过小

LED数码管特点：电压低，寿命长，体积小，亮度高，响应时间短；但费电，每段电流10mA左右。

LCD屏幕的特点：功耗极低，工作电压低；亮度差（又不会自发光），响应慢

数据选择器：左2右1
数据分配器：左1右2
上面俩组合就是数据传输电路。

相同的触发器可以是电平触发也可以是边沿触发
电平触发方式在使能期间会发生空翻，不适合作为寄存器或计数器使用，能当暂存器。

异步计数器又叫串行计数器，没有时钟脚，或者说时钟就是计数端，计数端级联成一串，实际的硬件电路存在每一位输出延迟不一致的情况，接到译码器就会出现输出毛刺，位数越多越严重
同步计数器多了个同步时钟，每位都是在跳变沿同时刷新，需要更大的时钟电流，电路也变复杂。

计数器的模：2ⁿ，对应的计数容量（能表示的最大数）为2ⁿ-1

环形计数器：移位计数器首尾相连
纽环形计数器：环形计数器最后一个接反向输出。状态数翻倍

总线仲裁方式：
菊花链方式：从头开始一级接一级，属于固定优先级；有设备坏了，后边的就没法响应了
计数器定时查询方式：空闲时计数器计数比对设备号；电路复杂
考过定义

---

独立请求方式：
同步：公共时钟，独立请求线，几个设备几组的那种；速度高，简单，但效率低，需要兼顾设备中最慢的那个
异步：不用时钟，依赖时序锁定，分为非互锁，半互锁，全互锁。能保证数据可靠交换，兼容速度差异。但更复杂。

---

数字集成电路分类：

DTL：慢，淘汰
TTL：速度高，抗干扰，输出能力强，功耗大，空闲输入多数无需处理
MOS：功耗低，制造简单，集成度高，但是慢
CMOS：功耗低，制造简单，集成度高，快，但易受干扰，容易闩锁
ECL：功耗大，速度快，但噪声容限低，不稳定。用于超高速电路
IIL：功耗低，集成度高，但输出电压低，不抗干扰，慢。用于IC内部逻辑电路

嵌入式微处理器：

一般用途微处理器：纯中央处理单元，电脑主板上那个
单片微控制器（MCU）：常见的就是单片机，51，msp430，stm32啥的
DSP：Ti的一系列，做FFT，数字滤波很好用
FPGA：现场可编程门阵列，使用硬件描述语言，能把上边那仨搓出来。
soc：处理器内嵌入操作系统代码模块，专用芯片

8位的代表性单片机：8051

mcs51,哈弗结构
5个中断源，两级优先级，参看51中断优先级及中断嵌套
其他引脚，比如时钟脚，1是振荡器输入，2是输出，输出在芯片内部连着真正的时钟输入，用有源晶振就接2，然后1接地
\(\overline{EA}\) 是输入，管ROM选择，拉低时都从片外读;拉高时大于4kB的从片外读取，此时外部ROM的前4K读不到
\(\overline{PSEN}\)接外部ROM的读选通
\(ALE\)用来锁存低八位地址，接外部锁存器；prog为片内eprom编程脉冲
参看51单片机引脚

16位单片机：MSP430

risc,冯诺依曼结构
低功耗：可靠测量，便携仪器，三表：水表，气表，热表

32位单片机：stm32

risc指令集

JTAG:联合测试行动组

被调试芯片只要时钟电源没问题就能用这个接口，前提是支持
TDI,TDO:数据输入输出，由TAP状态机决定数据目的地
TCK，TMS，TRST：时钟，模式，复位，用来决定TAP的状态

dsp:tms32

16位定点低功耗内核
单周期实现乘加运算

多核处理技术

对称多核：多个一样的处理核合封进一个封装
异构多核：多个分工不一样的处理器封进一个内核

OMAP5910：异构多核，DSP+MCU

接口电路：

AD转换器：

计数法：计数器挂DA上输出到比较器一端，另一端接输入，从0开始查，查到比较器翻转。简单，但是慢。找个题做做就理解了
双积分法：输入电压固定时间给电容充电，再用标准电压放电，计数器查时间，电放完的时候停止计数，所得即为输入电压倍数相关的值。抗工频干扰，精度高，但是慢
逐次逼近法：二分法，先输出参考电压一半和输入比较，高了就再加1/4参考电压，这样依此类推比到最高分辨率，所得即为输出。快，精度高，最常用。

指标：分辨率，精度，量程，转换时间。其中绝对精度以电压为单位，相对精度以量程的百分比为单位

DA转换器：

R2R：利用运放虚地特性和T型电阻网络制成，不带运放的叫电压输出型DA，只能带高阻抗负载，用于高速转换。
乘算型DA：参考电压拿去当输入了，用于信号调制。

指标：分辨率，转换误差，建立时间。其中转换误差以满量程的百分数表示。失调误差：数字量为0时输出与0V的误差；满值误差：输出为全1时与理论的误差

---

键盘接口：
线性键盘：一个IO一个键
矩阵键盘：行一排IO，列一排IO，按键个数最大值为行列数的乘积

显示接口：

LCD：
TN：便宜，分辨率低。手表，打印机等段码屏
STN：画质更好，高压驱动，分辨率受限，有虚影。移动电话，PDA等
TFT：薄膜晶体管阵列，贵，画质好，灰度精确。笔记本，显示器，液晶电视，投影仪等。

触摸屏：电容，电阻，声波，红外

电阻触摸：XY方向均为均匀电阻涂层，故施加电压后，按任意位置会是两层接触，底层会采样到电位，分别在XY方向采样就能得到坐标。五线式比四线式多一个纯采样用的管脚，寿命延长7倍，还薄。

音频接口：

IIS总线：SD数据，WS声道，SCK时钟

嵌入式总线接口：

串行接口：

异步：通过起始位确定传输时钟；每秒的位数称为波特率；起始位+数据位+奇偶校验+停止
同步：起始+数据+停止，多个字节为一帧，帧尾加校验。
RS232：硬件流控管脚为CTS和RTS，软件流控直接靠TX和RX
RS422：RS232变差分，一对多，从设备无法互相通信。300米以下不需要终端电阻
RS485：RS422改进型，四线制和422一样，两线制可以实现多点双向，但是半双工。

RapidIO：逻辑层，传输层，物理层
逻辑层：直接IO/DMA，消息传递。DMA方式需知道器件ID，数据长度，器件内寄存器地址。IO/DMA传输格式又分为NWRITE,NREAD,NWRITE_R,SWRITE,SWRITE效率最高，NWRITE_R因为每次传输的较少还得等回复，所以效率最低。消息传递需要的参数：器件ID，数据长度，邮箱号。

ARINC429总线:一发多收，最多二十个，单向。

并行接口：

标准：SPP
增强：EPP
扩展：ECP

标准：

名称	速度	最大长度
IEEE488（GPIB）	1Mb/s	20m
SCSI	5Mb/s	6m

非标：MXI,23Mb/s,20m,32位

PCI总线：32/64位

树形结构，可独立于CPU，总线上三种设备，主设备，从设备，桥设备。
主设备：发起仲裁申请后得到
从设备：只能接收桥设备或主设备的数据
桥设备：分为HOST/PCI，PCI/PCI，PCI/LEGACY三种

特点：高速，即插即用，可靠，复杂性，自动配置，共享中断，扩展性好，多路复用，严格规范。

USB总线：

最多127个设备，使用简单，支持同步异步，纠错，0.5A电流，拓扑一共最多7层，也就是说俩设备之间最多隔5个hub。高速480Mb/s，全速12Mb/s,低速1.5Mb/s.
usb属于查询总线，由主机调度，基于令牌共享带宽。
主机与端点传输通过管道，流和消息。加电后默认建立一个叫做控制管道的消息类型管道。
健壮性保证措施：差分，CRC，插拔检测，协议修复，流量控制，管道结构，错误处理。
工作过程：连接设备后通过地址0与端点0通信，请求设备描述符，设置从设备地址。

SPI总线：

MISO，MOSI在时钟作用下同时传输数据，基于内部的移位寄存器，纯接收就向从机发空字节，纯发送就忽略”交换“过来的数据即可。支持菊花链方式连接设备
工作模式：通过时钟极性高低和相位组合成4种

	CPOL_H	CPOL_L
CPHA_0	空闲时高电平，前一边缘采集数据	空闲时低电平，前一边缘采集数据
CPHA_1	空闲时高电平，后一边缘采集数据	空闲时低电平，后一边缘采集数据

I²C总线:

操作模式：主发送，主接收，从发送，从接收
启动信号（start）：SDA下拉，总线变忙。主机发出
停止信号（stop）：SDA上拉，总线变闲。主机发出
启动信号后会有一个字节，前7位地址，最低位表示读写，0写1读。叫地址域。
地址域后面传输的字节都有ACK，即9位，主机在第9个SCL产生之前将总线置高读取从机的ACK。或者从机读取主机。
多个主机仲裁原则：发出去的和读取到的SDA电平不符时放弃总线。

CAN总线：控制器局域网

多主机，串行，分布式，实时，差分
有压差：1信号又叫隐性信号。
没压差：0信号是显性。
位时间组成部分：同步段+传播时间段+相位缓冲段1+相位缓冲段2；（没看太懂）

以太网接口：

有线网：

考过曼切斯特编码差分和不差分的信号代表的数据原码

无线网：

AP工作在数据链路层
对等网络：AD-HOC结构，使用相同工作组名，essid，密码
通信技术：
红外：定向红外，全向红外，漫反射红外
扩展频谱：跳频FHSS，直扩DSSS
窄带微波：申请许可证或者直接用许可的窄带RF

蓝牙：

2.4G,10cm-10m,1Mb/s
FHSS扩频，TDMA时分复用，FEC纠错，
组成部分：无线单元：基带到射频。基带单元：数据封包，跳频控制。链路管理与控制单元：连接的建立与断开，安全控制，API。
节能模式：sniff（监听速率降低），park（只同步不传数据）

IEEE1394:

64位地址空间，最多63个节点，每个节点最大256T空间，支持同步异步，8-40V供电
协议层：物理层，链路层，事务层，管理层。
硬件部分：物理层，链路层，直连同步事务接口，链路层提供仲裁机制。
软件部分：事务层，管理层，连接异步事务接口。

电源管理

DCDC
线性稳压器
电荷泵
降低功耗的技术：\(\overline{CS}\)不用的时候拉高，空余输出拉高。

电路设计：

考过选择题，问哪个措施不合理