会员
周边
新闻
博问
闪存
众包
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
伊可的博客
博客园
首页
新随笔
联系
订阅
管理
2022年1月17日
Modelsim与Xilinx联合仿真之PLL
摘要: 目录 一、如何联合仿真 二、记忆法 三、实战演练之PLL 一、如何联合仿真 1. 前期准备 1)设计环境:Vivado 2018.3 ; 2)仿真平台:Modelsim 10.7 ; 3)笔记本: Windows 11 ; 2. 联合仿真步骤 1)在Vivado的菜单栏中选择编译仿真软件的仿真库:
阅读全文
posted @ 2022-01-17 15:32 伊可的博客
阅读(459)
评论(0)
推荐(0)
2021年8月30日
IIC常见问题-回读数据不正常
摘要: 在验证IIC通信是否正常之前首先要明确: 1. 芯片的设备地址是否配置正确; 2. IIC速度是否符合芯片手册要求; 3. IIC时序是否符合芯片手册要求; 4. 芯片的IIC接口是否上拉; 5. 芯片的IIC接口上拉电阻是否合适;
阅读全文
posted @ 2021-08-30 23:26 伊可的博客
阅读(1454)
评论(0)
推荐(0)
2021年7月2日
Xilinx 7 Series DDR3 存储接口学习
摘要: 目录: 一、环境说明 二、配置DDR3 IP核 备注:参考博文DDR3(1):IP核调取 - 咸鱼FPGA - 博客园 (cnblogs.com) 一、环境说明 软件:VIVADO 2018.3 硬件:ARTIX-7 前提:新建工程 二、配置DDR3 IP核 打开IP核:<IP Catalog> →
阅读全文
posted @ 2021-07-02 14:47 伊可的博客
阅读(1912)
评论(0)
推荐(0)
2021年6月1日
FPGA学习笔记06-VHDL语法基础-生成语句(generate)
摘要: 目录 一、概述 二、形式 三、程序示例 四、仿真说明 一、概述 GENERATE 语句用来产生多个相同的结构和描述规则结构,如阵列、元件例化和进程。 二、形式 1. FOR-GENERATE 形式的生成语句 (1)说明:该生成语句用于描述多重模式,结构中所列举的是并发处理语句。这些语句并发执行而不是
阅读全文
posted @ 2021-06-01 00:24 伊可的博客
阅读(4926)
评论(0)
推荐(0)
2021年5月26日
FPGA学习笔记05-VHDL语法基础-类属语句(GENERIC)
摘要: 一、概述 类属参量是一种端口界面常数,常以一种说明的形式放在实体或块结构体前的说明部分。 类属为所说明的环境提供了一种静态信息通道。 类属与常数不同,常数只能从设计实体的内部得到赋值,且不能再改变,而类属的值可以由设计实体外部提供。 使用GENERIC 语句易于模块化和通用化。有些模块的逻辑关系是明
阅读全文
posted @ 2021-05-26 11:26 伊可的博客
阅读(4433)
评论(0)
推荐(0)
2021年5月18日
FPGA学习笔记04-VHDL语法基础-过程 函数语句 PROCEDURE&FUNCTION
摘要: 1. PROCEDURE(过程语句)和FUNCTION(函数语句)的区别 PROCEDURE FUNCTION 返回值 多个返回值、不提供返回值 单个返回值 参数 输入、输出、双向参数 输入参数(信号,常量) 结构 过程首、过程体 函数首、函数体 位置 程序包、结构体、进程 程序包、结构体、进程 相
阅读全文
posted @ 2021-05-18 14:10 伊可的博客
阅读(3513)
评论(0)
推荐(0)
2021年5月17日
FPGA学习笔记03-VHDL语法基础-信号代入语句
摘要: 三、信号代入语句 信号代入语句分为三种类型:并发信号代入语句、条件信号代入语句、选择信号代入语句; 1. 并发信号代入语句 1 d <= data0 2 信号量 <= 敏感信号量表达式 只要data0有变化,该语句就执行一次代入活动; 信号代入语句在进程内部使用时,它作为顺序语句的形式出现; 信号代
阅读全文
posted @ 2021-05-17 10:39 伊可的博客
阅读(551)
评论(0)
推荐(0)
2021年4月29日
FPGA学习笔记02-VHDL语法基础-顺序语句
摘要: 三、LOOP语句 2. WHILE-LOOP语句 (1) 书写格式 1 WHILE 条件 LOOP 2 <顺序处理语句> 3 END LOOP [标号] 在while-loop循环中,条件为真执行循环,条件为假结束循环。 (2) 例子 1 library ieee; 2 use ieee.std_l
阅读全文
posted @ 2021-04-29 17:09 伊可的博客
阅读(1112)
评论(0)
推荐(0)
2021年4月27日
FPGA学习笔记01-VHDL语法基础-顺序语句
摘要: 一、IF语句 用于门闩控制的IF语句; if 条件 then q <= d; end if; 当门闩条件成立时,输出端口再现输入端口的值,当条件不成立时,输出值不变化; 2. 用于二选一的IF控制语句; if (sel = '1') then c <= a; else c <= b; end if;
阅读全文
posted @ 2021-04-27 11:50 伊可的博客
阅读(1200)
评论(0)
推荐(0)
公告