2023/11/26
其实有不少问题是年轻的时候碰到过,有一段时间不用了后,忘记了。
找到原因,verilog学习
如果延迟 #1_000_000_000 ,可以仿真
但是如果 #3_000_000_000,则会只延迟0ns,说明只支持整数,范围有要求,
16位整数中-32768到32767
32位整数中-2 147 483 648到2 147 483 647
本文来自博客园,作者:{e_shannon},转载请注明原文链接:https://www.cnblogs.com/e-shannon/p/9228102.html
浙公网安备 33010602011771号