会员
周边
新闻
博问
闪存
赞助商
YouClaw
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
duwenjie0915
博客园
首页
新随笔
联系
管理
订阅
2026年3月19日
正点原子FPGA达芬奇学习7-Verilog语法(4)
摘要: 一、结构化建模 1.端口声明: 不能将input,inout,类型的端口声明为reg类型,因为reg类型的变量用于保存数值,而输入端口只反应与其相连接的外部信号的变化,不能保存信号值。 2.端口连接规则: 内部定义模块,外部实例化模块 3.模块调用语句 模块名 实例名(端口连接列表) 顺序端口连接:
阅读全文
posted @ 2026-03-19 12:06 FPGA硬件工程师
阅读(1)
评论(0)
推荐(0)
2026年3月17日
FPGA实战1-调制解调
摘要: 一、AM调制解调 1. 2.通信系统中的原始信号(语音,图像信号)通常是低频型号,存在易衰减、易受干扰、传播距离短等问题 3.幅度调制AM: 用原始信号的幅度信息来调制一个频率较高的载波信号,而载波频率保持不变 二、FM调制解调 1.频率调制:用原始信号变化来控制高频载波的频率变化,而载波的幅度保持
阅读全文
posted @ 2026-03-17 20:53 FPGA硬件工程师
阅读(4)
评论(0)
推荐(0)
2026年3月13日
正点原子FPGA达芬奇学习6-Verilog语法(3)
摘要: 一、行为级建模 1.连续赋值语句:assign 2.过程赋值语句: initial:块间并发,块内顺序 always:块间并发,块内循环顺序执行,always@(*)表示全部输入信号 2.语句块(块是并发执行,但块内部是顺序执行!) 串行语句块:begin end 并行语句块:fork join(测
阅读全文
posted @ 2026-03-13 22:11 FPGA硬件工程师
阅读(2)
评论(0)
推荐(0)
正点原子FPGA达芬奇学习5-Verilog语法(2)
摘要: 一、数据流建模 1.连赋值语句:assign(线网类型(组合逻辑电路)) 二、行为级建模 1.过程语句(initial,always) (1)initial语句功能 (2)always语句 三、四选一多路选择器 四、复位操作(同步,异步是相对于时钟) 1.同步复位高有效(时钟上升沿,复位上升沿) a
阅读全文
posted @ 2026-03-13 18:21 FPGA硬件工程师
阅读(5)
评论(0)
推荐(0)
正点原子FPGA达芬奇学习4-Verilog语法(1)
摘要: 一、词法约定 1.空白符仅仅用于分隔标识符 2.注释 3.标识符:字母、数字、下划线,第一个字符必须是字母或者下划线 4.关键字 5.数值:0、1、x(不确定)、z(高阻) 6.整数:二进制(b)、八进制(o)、十进制(d)、十六进制(h) 7.实数:十进制表示法和科学表示法 二、数据类型 1.线网
阅读全文
posted @ 2026-03-13 14:03 FPGA硬件工程师
阅读(2)
评论(0)
推荐(0)
2026年3月12日
正点原子FPGA达芬奇学习3-二选一数据选择器
摘要: 一、二选一数据选择器 二、代码
阅读全文
posted @ 2026-03-12 20:36 FPGA硬件工程师
阅读(1)
评论(0)
推荐(0)
正点原子FPGA达芬奇学习2-点亮LED灯
摘要: 一、FPGA开发流程 二、FPGA工程管理 doc:文件夹,说明书,原理图 rtl:代码 sim:_tb仿真文件 prj:创建工程文件,约束文件 三、原理图 四、Modelsim的使用 Notepad++(rtl文件)->Modelsim(Vivado)->Compile(调试,有没有语法错误)->
阅读全文
posted @ 2026-03-12 14:37 FPGA硬件工程师
阅读(1)
评论(0)
推荐(0)
2026年3月10日
正点原子FPGA达芬奇学习1-Verilog HDL语言
摘要: 一、文件夹管理 doc:文件夹,说明书,原理图 rtl:代码 sim:_tb仿真文件 prj:创建工程文件,约束文件 二、专用名词 EDA(Electronic Design Automation:电子设计自动化) ASIC(Application Specific Integrated Circu
阅读全文
posted @ 2026-03-10 22:23 FPGA硬件工程师
阅读(3)
评论(0)
推荐(0)
公告