2020年12月7日
有关CFGLUT5原语的使用
摘要： `timescale 1ns / 1ps module LUT5(counter,CLK,CE,CDI,O5,O6,CDO); /* input I0; input I1; input I2; input I3; input I4; */ input [4:0]counter; input CLK; 阅读全文
posted @ 2020-12-07 16:59 dreamwear 阅读(207) 评论(0) 推荐(0)
2020年8月19日
即将开始verilog的学习
摘要： ·················································· 阅读全文
posted @ 2020-08-19 09:25 dreamwear 阅读(27) 评论(0) 推荐(0)