摘要：跨时钟域同步问题（五） 异步FIFO 1.格雷码同步FIFO读写指针 FIFO 作为一个存储管道，有写入口和读出口，如果是同步FIFO，那么写入和读出就是在同一个时钟域下，写入（wp）读出（rp）指针每次写入或读出一个数据后都会加一，所以如果FIFO空，则wp==rp，如果FIFO慢，则wp-rp= 阅读全文

摘要：跨时钟域同步问题（四） 多bit信号跨时钟域问题 首先，绝大多数情况下，我们不能通过2flop synchronizer来同步多bit信号。这里的多比特信号是值非各自独立的信号，只有组合在一起才有意义。 不能用2flop sychronizer的原因： 这是因为该方法中bdata的delay具有随机 阅读全文

摘要：跨时钟域同步问题（三） ###Pulse Synchronizer（脉冲同步器） 之前说到了对于脉冲信号而言，很可能无法满足3edge的原则，这也就导致我们无法用2flop synchronizer来对这种信号进行同步。 这里就需要先声明一个概念，我们需要的信号，到底是一个脉冲使能信号还是连续状态信 阅读全文

摘要：flop synchronizer（打两拍） 对于sigle bit lever signal（单比特信号），可以用两级flop来同步目标域信号，即俗称的打两拍。 如果当bclk信号的上升沿刚好采到了adata的变化沿上，此时bdata0会出现metastable，而如果在下一上升沿到来时，用bda 阅读全文

摘要：跨时钟域同步问题（一） ###同步电路与异步电路 同步电路 同步电路是由始终驱动存储元件的电路，也就是说存储原件的状态只在时钟沿到来的时候才会发生变化。因此在同步电路当中，组合逻辑是是被包裹于时序信号之中的，也就意味着存储元件只会在时钟沿到来时才会发生更新，这就避免了组合逻辑电路在输入信号变化时输出 阅读全文