摘要：1.event语句： event变量触发事件。 event变量声明为： event var; event触发为： ->var; 捕获触发为： @(var); 2.fork join可类比begin end，一个是并行执行，一个是顺序执行的 举例：（程序功能相同的顺序块和并行块） parameter 阅读全文

摘要：踏破铁鞋无觅处，得来全不费功夫啊 当想要判断一个数在不在一个范围内的话如果用普通的case实现是不太现实的，总不能把所有的范围内的数字都列出来吧，但是如果采用casez或者casex 语句就很简单了，不得不为自己的孤陋寡闻汗颜。 1先用简单的if else来实现的话 代码 仿真 资源占用 2再用ca 阅读全文

摘要：（添加于20180812）对于32的无符号除法，被除数a除以除数b，他们的商和余数一定不会超过32位。首先将a转换成高32位为0，低32位为a的temp_a。把b转换成高32位为b，低32位为0的temp_b。在每个周期开始时，先将temp_a左移一位，末尾补0，然后与b比较，是否大于b，是则tem 阅读全文

摘要：采用线性逼近法结合32段线性查找表的方式来实现1/z的计算。 首先将1/32-1/64的定点化数据存放到ROM中，ROM中存放的是扩大了2^20 次方的数字四舍五入后的整数部分。n值越大，精度越大，误差越小。这里取n=20； ROM中存储的数据是1/（32+i）*2^20的四舍五入的整数部分。 32 阅读全文

摘要：1.左键点击工程名字，选择属性，然后在下图所示的路径中，添加自己想要包含的头文件的路径，注意，头文件不能直接复制粘贴到所在工程中，采用添加路径的方式才是合理的。 阅读全文

摘要：实现思路步骤： 1.对原图像gamma校正，img=sqrt(img); 2.求图像竖直边缘，水平边缘，边缘强度，边缘斜率。 3.将图像每16*16（取其他也可以）个像素分到一个cell中。对于256*256的lena来说，就分成了16*16个cell了。 4.对于每个cell求其梯度方向直方图。通 阅读全文

摘要：HLS工具 以个人的理解，xilinx将HLS（高层次综合）定位于更方便的将复杂算法转化为硬件语言，通过添加某些配置条件HLS工具可以把可并行化的C/C++的代码转化为vhdl或verilog,相比于纯人工使用vhdl实现图像算法，该工具综合出的代码的硬件资源占用可能较多，但并没有相差太大（见论文： 阅读全文

摘要：演示使用opencv显示一幅图片： 注意读入的参数是argv[1]，在命令提示符窗口运行： 阅读全文

摘要：全局观查，对整个工程的搭建的关键是要保证PL部分搭建成功，PS部分搭建成功，而且两者配合的很好。 我理解的PL部分涉及到模块的组合以及模块或者IP之间的逻辑的整理，PL部分困扰我比较久的是自动生成的wrapper总是会把一些自己需要特殊考虑的信号全部综合成端口，所以需要我们设计的部分就是把实现的wr 阅读全文

摘要：https://blog.csdn.net/u014485485/article/details/78141594 点灯实验 阅读全文

摘要：真分数分解为埃及分数的思路可归纳如下：(1) 分数的分子用a表示、分母用b表示，变量c用来存储各个埃及分数的分母。(2) 如果分母是分子的倍数，直接约简成埃及分数。此时，埃及分数的分母c=b/a；分子为1，即直接将变量a赋值为1。(3) 否则分数中一定包含一个分母为(b/a)+1的埃及分数。若分母不 阅读全文

摘要：大纲： 1浮点数的格式指定 2浮点数的运算（加法） 3浮点数加减法器的实现（难于乘除法器的实现） 1. 在FPGA的设计中，浮点数的概念不同于C语言中的定义，这里的浮点数指的是小数点位置会发生变化的数据，而不是单纯的小数。他有自己的固定的表示格式规定： 主要分为单精度浮点数和双精度浮点数 在两个默认 阅读全文

摘要：1.寄存器与锁存器 锁存器：电平触发的存储单元，在有效电平时间里可以多次改变数据。 优点： 占触发器资源少，缺点是容易产生毛刺。（附上去毛刺的方法：格雷码计数器（*https://blog.csdn.net/qp314/article/details/5147695*）代替二进制码计数器，或者用D触 阅读全文