平阳知府

摘要： Ncverilog 仿真quartus generate IP的要点 最近利用quartus II 生成plll 的IP，利用nclaunch 仿真的时候老是报错， 提示unresolved in worklib. 苦思良久不得要领，后仔细看了quartus 的 userbook and nclau 阅读全文

摘要： Verilog 进击之路 - 夯实基础第二节之module framework 在掌握Verilog层次化设计风格后，知道一个basic building block 是module , 需要对每个module进行framework设计。module框架的实现需要element和rules的约束. 阅读全文