摘要： always @(posedge clk or negedge rst_n) if(!rst_n) begin in_reg=0; out=0; end else begin in_reg<=in; out<=in_reg; end 分析：中间变量in_reg在in改变之后的下一个时钟上升沿才发生改 阅读全文