cdjdt100% - 博客园

2022年2月16日

摘要： global Params; %%%%%%%%%%%%%%%%%%%% Params.verbose = 1; Params.PlotSwitch = 1; Params.nSteps = 20; Params.density = 0.35; 一个变量后边加点是结构体一个结构体可以有很多字段用点隔开阅读全文

posted @ 2022-02-16 09:56 cdjdt100% 阅读(1754) 评论(0) 推荐(0)

2022年2月15日

信道带宽和信号带宽

摘要：学习的时候突然想到这个问题，自己也没有想明白，在网上找了一些资料总结一下。信道带宽_百度百科 (baidu.com) (15条消息) 信道带宽与信号带宽_那些年的沉淀-CSDN博客_信道带宽和信号带宽数字信号带宽、信道带宽、信息速率、基带、频带的带宽 - 简书 (jianshu.com) 绕晕了阅读全文

posted @ 2022-02-15 21:20 cdjdt100% 阅读(2821) 评论(0) 推荐(0)

2021年11月25日

相关器

摘要： 1.目标反射回波检测算法及其FPGA实现之一：算法概述 https://www.cnblogs.com/helesheng/p/9467308.html 2.对两个信号做互相关的目的和结果是什么？ https://www.zhihu.com/question/29186714?sort=create 阅读全文

posted @ 2021-11-25 01:13 cdjdt100% 阅读(86) 评论(0) 推荐(0)

2021年11月22日

DCP文件

摘要： PART1:Vivado—DCP复用在Xilinx的Vivado开发流程中，出于设计源代码保密的考虑，有时我们并不会交付源代码，而是以网表的形式进行交付，本篇就在Vivado中进行DCP复用方式进行说明。先看一个简单的example project，里面包含两个verilog文件：在顶层top里，我阅读全文

posted @ 2021-11-22 14:27 cdjdt100% 阅读(2459) 评论(0) 推荐(1)

块级综合流程

摘要：作用：如需对较低层级模块进行工具选项或属性的改动，则需对该层级使用 BLOCK_SYNTH 属性https://blog.csdn.net/FPGADesigner/article/details/82084629?ops_request_misc=&request_id=&biz_id=102&u 阅读全文

posted @ 2021-11-22 14:26 cdjdt100% 阅读(43) 评论(0) 推荐(0)

多线程编译

摘要：一、vivado中设置多线程编译https://blog.csdn.net/wordwarwordwar/article/details/78245352?ops_request_misc=%257B%2522request%255Fid%2522%253A%25221636943286167802 阅读全文

posted @ 2021-11-22 14:25 cdjdt100% 阅读(252) 评论(0) 推荐(0)

网表文件（edf文件与dcp文件）

摘要：一、Vivado将模块封装为IP的方法（网表文件）在给别人用自己的工程时可以封装IP，Vivado用封装IP的工具，可以得到像xilinx的ip一样的可以配置参数的IP核，但是用其他工程调用后发现还是能看到源文件，如何将工程源文件加密，暂时没有找到方法，如果知道还请赐教。而直接用.edif网表文件阅读全文

posted @ 2021-11-22 14:23 cdjdt100% 阅读(10222) 评论(0) 推荐(0)

2021年11月21日

tcl路径修改

摘要：阅读全文

posted @ 2021-11-21 16:03 cdjdt100% 阅读(109) 评论(0) 推荐(0)