我也有博客啦

摘要： module check10010(input clk,din,rstn,output reg dout); reg [2:0] state;reg [2:0] nextstate; parameter state0 = 3'b000, state1 = 3'b001, state2 = 3'b01 阅读全文