话说上拉电阻和下拉电阻

上拉电阻和下拉电阻2者共同的作用是：避免电压的“悬浮”，造成电路的不稳定；

一、上拉电阻如图所示：

 

1、概念：将一个不确定的信号，通过一个电阻与电源VCC相连，固定在高电平；

2、上拉是对器件注入电流；灌电流；

3、当一个接有上拉电阻的IO端口设置为输入状态时，它的常态为高电平；

二、下拉电阻如图所示：

 

1、 概念：将一个不确定的信号，通过一个电阻与地GND相连，固定在低电平；

2、下拉是从器件输出电流；拉电流；

3、当一个接有下拉电阻的IO端口设置为输入状态时，它的常态为低电平；

 

上拉电阻与下拉电阻用在什么场合？

答：用在数字电路中，存在高低电平的场合。

上拉电阻与下拉电阻怎么接线？

上拉电阻：电阻一端接VCC，一端接逻辑电平接入引脚(如单片机引脚)

下拉电阻：电阻一端接GND，一端接逻辑电平接入引脚(如单片机引脚)

 

如上图，R13和R14，一端接到了3.3V，一端通过J17连接到单片机引脚，这两个电阻就是上拉电阻。

 

如上图，R18的一端连接到了GND，一端连接到了单片机的引脚(只不过是串了一个电阻后连接到了单片机引脚)。所以这个就是下拉电阻。

上拉电阻和下拉电阻有什么用？

提高驱动能力：

例如，用单片机输出高电平，但由于后续电路的影响，输出的高电平不高，就是达不到VCC，影响电路工作。所以要接上拉电阻。下拉电阻情况相反，让单片机引脚输出低电平，结果由于后续电路影响输出的低电平达不到GND，所以接个下拉电阻。

在单片机引脚电平不定的时候，让后面有一个稳定的电平：

例如上面接下拉电阻的情况下，在单片机刚上电的时候，电平是不定的，还有就是如果你连接的单片机在上电以后，单片机引脚是输入引脚而不是输出引脚，那这时候的单片机电平也是不定的，R18的作用就是如果前面的单片机引脚电平不定的话，强制让电平保持在低电平。

再这么解释一下吧，如果IE_DATA那个地方，不连接任何引脚，那么由于R18的下拉作用，IE_DATA就是低电平，所以三极管就不会导通。

上拉电阻和下拉电阻应用场景和选用

电路设计中上拉电阻和下拉电阻到底是什么意思呢？具体有什么作用呢？对这个问题，平时没有留意过，搞设计的时候都是照本宣科，没有真正弄懂意思。很多单片机开发的入门者，以及一些从事软件开发的人，往往在开发单片机的时候遇到上拉电阻、下拉电阻的概念却又无法通过字面理解其中的含义。那么，什么叫上拉电阻和下拉电阻呢？

定义：上拉电阻就是把不确定的信号通过一个电阻嵌位在高电平，此电阻还起到限流的作用。同理，下拉电阻是把不确定的信号嵌位在低电平。上拉电阻说的是器件的输入电流，而下拉说的则是输出电流。电路中如下图所示：

 

那么在什么时候使用上拉电阻和下拉电阻呢？以下分几个方面说明：

1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。

2、OC门电路必须加上拉电阻，以提高输出的高电平值。

3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。

4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗， 提供泄荷通路。

5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。

6、提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。

7、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。

既然上拉电阻和下拉电阻有这么多好处，那么电阻的阻值这么多，有什么选择的原则吗？

1、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。

2、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。

3、对于高速电路，过大的上拉电阻可能边沿变平缓。

综合考虑以上三点，通常在1k到10k之间选取。对于下拉电阻来说也是同样的道理。