摘要：摘要： 此版本的设计中，笔者将协议里对总线的操作细分为4个，即起始(Start)、写(Write)、读(Read)、停止(Stop)，并给对应的操作编码：起始(1000)、写(0100)、读(0010)、停止(0001)。每次读写操作中也包括了一次应答操作。上层模块需要操作总线时，仅需要按照芯片操作 阅读全文

摘要：在ModelSim中添加Xilinx仿真库 说明： l ModelSim一定要安装在不带空格的目录下，即不要安装在“Program Files”目录下。如作者是安装在D:\softwares\Modelsim目录下。 l ISE软件也最好安装在不带空格的目录下。 1、找到开始菜单->程序->Xilinx ISE Design Suite 11 -> ISE -> A... 阅读全文

摘要：ModelSim之强大是毋庸置疑的。而ModelSim脚本语言的强大，也同样让人佩服得五体投地。在此文中，Craftor将一步一步教大家如何编写Modelsim的脚本，让仿真变得更容易些！ 这里先推荐一个代码编辑器，Crimson Editor，支持所有常见的源代码编辑，功能非常强大，完全可按自己喜好定制。以下文章的内容也会基于于这个文本编辑器。 下载地址：http://myfpga.goog... 阅读全文

摘要：一般来说，FPGA厂商的EDA软件里都有除法器的IP核。以Xilinx为例，Core Generator 里就可以生成除法器，任意位数。不过生成的除法器是流水线形式的。也就是说，如果是有批量的数据做除法，那么肯定是非常快的，只要经过一个固定的Lantency之后，结果就源源不断地出来。 但是我在做图像压缩算法的时候，遇到了这样一个问题：我需要前一次除法的结果代入到下一次除法里去，这样看来，那个固定... 阅读全文

摘要：Craftor原创，转载请保留此处。 4/8/16/32/64位乘法器的设计，单个时钟周期运算出结果。思路如下： 4位乘法器 a,b输入，y输出。使用case语句，对于输入a，y输出是b输入的16种可能。单个周期内可以输出结果。8位乘法器 a,b输入，y输出。将a、b分成高4位和低4位，使用4位乘法器进行分别运算，然后进行相加。单个周期内可以输出结果。16位乘法器 a,b输入，y输出。将a、b分成... 阅读全文