摘要： 参考了 《Altera FPGA/CPLD 设计》高级篇， 关于状态机的推荐写法实现的功能是一样的但是编译使用的逻辑门如下图：下图是我自己编的状态机需要的逻辑：下图是使用推荐的有限状态机后，编译消耗的资源：总结：推荐的有限状态机，分为2个always 块。 一个用于控制状态的转移，一个用于当前状态的... 阅读全文

摘要： 代码风格1、有关状态机的设计风格(1)状态转移单独写成一个模块。（2）状态的操作和判断写成一个模块。2、如果芯片有乘法器，可以使用*运算符。3、三态一般只在顶层使用。子模块就将inout分解。4、敏感信号列表应包括：所有输入信号，判断条件。希望通过增减信号列表实现某项逻辑功能是大错特错的。5、cas... 阅读全文