justifice

摘要： title: 寄存器模型机制 寄存器模型机制（全局视角） 备注：本文基于 UVM 1800.2-2020.3.1 的 reg 源码整理，覆盖 uvm_reg_block、uvm_reg、uvm_reg_field、uvm_mem、uvm_reg_map、uvm_reg_adapter、uvm_reg 阅读全文

摘要： title: TLM端口 TLM1.0 端口 本文档基于 UVM 1800.2-2020.3.1 的源码整理，重点分析 src/tlm1/ 与 src/base/uvm_port_base.svh 中 TLM1 端口机制的实现原理。 TLM 是 Transaction Level Modeling（ 阅读全文

摘要： sequence 总结（1） 想总结sequence一些常用的语法、源码实现思路，并总结近些年来关于实际运用它的工作思考与感悟（因为sequence特性很多，很多实际工作中并没有接触到过）。内容主要参考《UVM实战》第6章、UVM源码、《Universal Verification Methodol 阅读全文

摘要： Synopsys EDA (VCS/Verdi 2018) on WSL2 (Ubuntu 24.04) 完整部署指南 参考自虚拟机安装：https://blog.csdn.net/huayangshiboqi/article/details/89525723，目的是基于windows安装vcs 和 阅读全文

摘要： 通信 I/O 基础知识总结 通信接口种类众多，其覆盖的场景从芯片内部的微观系统总线，一直延伸到跨越地域的超高速光纤系统，本文试图从物理信道、波形与容量、网络拓扑到协议控制层，对各类通信与接口技术进行系统性分类和归纳，以期在芯片 IP 设计与系统验证等实际工程场景中建立起严谨的方法论体系。 一：空间层 阅读全文

摘要： title: uvm仿真运行的核心机制 备注：本文档主要参考了张强大佬的《UVM实战》一书，并依赖UVM_lib源码和一些基础的systemverilog知识，旨在深入学习UVM Phase机制的特点和实现思路。 phase 机制 1. phase 分类 按照是否消耗仿真时间来分类，phase的默认 阅读全文

摘要： title: factory机制 factory机制 本质 factory机制是UVM框架中的一个重要组件，用于创建和管理组件实例 它通过注册组件类型和根据类型创建实例，实现了组件的动态创建和管理 factory机制的核心是uvm_factory类，它负责注册组件类型、创建组件实例和管理组件实例 注 阅读全文

摘要： 数字模拟混合信号建模相关总结 在过往项目中，团队中的数模混合仿真的模拟模型通常由数字设计人员使用 Verilog/SystemVerilog 编写。由于这些模型涉及验证工作中较少接触的特殊语法，其不完善之处往往成为问题的根源。为了提升 Debug 效率并优化未来的建模思路，本文对相关知识进行了系统总 阅读全文

摘要： Verdi 覆盖率豁免避坑指南 今天在 Verdi 中踩了覆盖率豁免的坑，后续我计划将过往工作学习中的总结系统性整理分享，同时也会把生产端遇到的遗漏类 Bug 分享出来。如果大家有问题或建议，欢迎指正，我也希望能借此向各位同行多多学习。 1. 为什么 Waiver 会失效？ 我们团队的这颗芯片体量不 阅读全文

摘要： title: "pandoc+vscode使用总结" subtitle: "我是子标题" author: "田彬" data: 2025-9-21 abstract: | "功能文本转换工具，被称为“文档转换瑞士军刀” , 本质：一个命令行工具" pandoc安装 官网地址链接 如果在windows 阅读全文