随笔分类 -  FPGA/Verilog

Altera 破解 来自转载
摘要：Altera加密算法的改变1. 2002年，Altera关闭了Quartus II的license文件里面的HOSTID=ANY的选项。 2. 2003年，Altera的Quartus II开始采用包含4个seed的256位AES加密算法，理论上已经无法正向破解了。 3. 2006年，Altera的 阅读全文
posted @ 2016-03-09 15:19 chrispauls 阅读(2553) 评论(0) 推荐(0)
Altera_PLL 仿真
摘要：Quartus 13.0 64bit Cyclone V 输入时钟 I_GS_27M 输出时钟 OUT_PLL_CLK_74.25M testbench设置如下： `timescale 1ns/1ps`define clk_period 37037 //1000/27*1000= 37037ps 如 阅读全文
posted @ 2016-03-08 09:21 chrispauls 阅读(411) 评论(0) 推荐(0)
PCB走线延时
摘要：大约是166ps/inch。 也即是0.17ns/25.4mm 阅读全文
posted @ 2016-03-08 09:15 chrispauls 阅读(497) 评论(0) 推荐(0)