文章分类 -  复杂时钟设计

CTS的复杂时钟设计 TSMC 40 1.2GHZ
某些module下具有很多reg的处理
摘要：在CTS阶段，如果某个module下挂了很多的REG，为了防止出现较长的clock tree导致较大的skew。 一般在这个module附近创建一个专门摆放相关的cell的region TRANSLATE with x English Arabic Hebrew Polish Bulgarian H 阅读全文
posted @ 2024-10-05 10:01 chippeace 阅读(16) 评论(0) 推荐(0)