系统时钟

时钟控制逻辑给整个芯片提供3种时钟：

　　FCLK  用于CPU核

　　HCLK  用于AHB总线上设备，CPU核、存储控制器、中断控制器、LCD控制器、DMA、USB主机模块

　　PCLK  用于apb总线上的设备，看门狗、i2c、pwm定时器、ADC、uart、rtc

板载晶振频率通常很低，需要通过时钟控制器的pll提高系统时钟

　　2个pll：

　　　　mpll 用于设置FCLK、HCLK、PLCK 

　　　　upll  用于usb设备

FCLK 、HCLK 、PCLK的比例是可以改变的，设置它们三者的比例，需要设置3个寄存器