博客园  :: 首页  :: 新随笔  :: 联系 :: 订阅 订阅  :: 管理

2019年9月28日

Clock Generator PLL with Integrated VCO_ADF4360-9

摘要： Clock Generator PLL with Integrated VCO_ADF4360-9 2和3之间需要有大于15ms的时间间隔 阅读全文

posted @ 2019-09-28 11:04 沉默改良者 阅读(432) 评论(0) 推荐(0)

CameraLink标准学习

摘要： CameraLink标准学习 阅读全文

posted @ 2019-09-28 10:51 沉默改良者 阅读(738) 评论(0) 推荐(0)

Zynq_soc学习

摘要： Zynq_soc学习 SFP高速串行通信得搞来看看 最小系统 PL端时钟配置： 配置DDR控制器，主要是添加DDR正确的型号 外设电平接口配置： BANK0：LVCMOS3.3 BANK1：LVCMOS1.8 串口配置： 对照原理图看编译后的IO Port DDR端口的硬件电路与对应的引脚配置图： 阅读全文

posted @ 2019-09-28 10:34 沉默改良者 阅读(733) 评论(0) 推荐(0)