2017 年 11月 16 日随笔档案 - 沉默改良者

verilog代码想法验证---与寄存器输出有关

摘要： verilog代码想法验证与寄存器输出有关 1. 2. 3. 4. 5. 结论：1.第二级寄存器还是会比第一级延时一个周期 2.输入信号一点被采集到，即使在一个时钟周期内发生跳变，也不会影响寄存器的输出结果。阅读全文

posted @ 2017-11-16 08:59 沉默改良者阅读(934) 评论(0) 推荐(0)