沉默改良者

摘要： 回看《例说FPGA》 DDR2控制器集成与读写测试 1.DDR2 IP核的配置 需要弄清楚的选项主要有： PLL reference clock frequency Memory clock frequency Controller data rate 对于DDR2 芯片的选型，可以在Memory 阅读全文

摘要： Qsys 设计流程 Qsys System Design Tutorial 1.Avalon-MM Pipeline Bridge Avalon-MM Pipeline Bridge在slave端口接受命令，然后在master端口发送命令。可以把Pipeline Bridge理解为集线器，可以缩减F 阅读全文