随笔分类 - FPGA
FPGA相关博客
摘要：在刚开始学习FPGA的时候，使用Quartus Prime的GUI界面创建工程是一个再平常不过的事儿，但是随着项目的增多，有很多项目可能会用到之前项目的代码，如果用GUI界面添加代码也可以，但是总觉得这种方法效率太低（点击New Project Wizard->选择工程目录，输入工程名，顶层文件名-
阅读全文
摘要：命令行下载程序方式 右键打开Windows终端(管理员)，切换到待下载程序所在目录下，输入指令：quartus_pgm -c USB-BlasterII -m jtag -o "bpv;XXX.pof"，这里的XXX.pof就是待下载程序的完整名称 -c代表指定对应的cable名称，如果不确定cab
阅读全文
摘要：软件bug，只需要随意修改一下top的文件，使之变化，再保存编译即可。
阅读全文
摘要：1. 读取数据方法： reg [DATAIN_WIDTH-1:0] mem[9999:0]; //读数据 initial begin $readmemh("data.txt",mem); end 2. 写入数据到txt方法，这里的datavalid为写入数据有效信号 initial begin fd
阅读全文
摘要：可能会遇到的问题： Signaltap 抓到的广播包有误码： 可以看到这一包数据应该是，源MAC地址为00:2B:67:3B:F0:29，但是Signaltap 抓到的接收数据源MAC地址是3b:77:3B:C0:29:20 误码很严重，而且eth_fifo_rx_err提示有CRC错误 原因：由于
阅读全文
摘要：寄存器配置好了之后，就可以开始进行数据的收发了，以太网帧格式如下： 我的工程（器件：10M50DAF484C6GES），按照以太网帧格式FPGA接收PC端发来的广播及单播数据如下： 广播数据 单播数据(FPGA MAC为： 00-1C-23-17-4A-CB)，PC端发送的数据为11111111…
阅读全文
摘要：寄存器配置方法： 根据手册5.3Register Initialization进行寄存器配置（我这里是MII接口） 我给工程加了上电复位1us的模块，复位之后，开始进行寄存器设置，确保上电所有的寄存器被正确设置 寄存器配置部分代码如下，init_cnt为初始化计数器，上电复位完成之后，开始计数 //
阅读全文
摘要：IP功能仿真 首先需要在创建的工程IP Catalog中找到Triple speed ethernet IP，双击打开该IP，选择10/100Mb Small MAC，接口选择MII 在MAC Options里将Enable MAC 10/100 half duplex support（半双工支持）
阅读全文
摘要：模块框图 模块信号 MAC （MAC控制接口） clk 控制逻辑时钟 reg_addr 控制接口地址寄存器，8位 reg_wr 控制接口，写使能 reg_data_in 控制接口数据输入，32位 reg_data_out 控制接口数据输出，32位 reg_busy 控制接口忙信号，高电平代表寄存器当
阅读全文
摘要：PHY层设计 完整PHY层模块框图如下： PHY层需要三个模块：xcvr_native_10g_phy\atx_reset_controller\atx_pll xcvr_native_10g_phy 框图 xcvr_native_10g_phy包括了PMA\Ehanced PCS，需要注意 Par
阅读全文
摘要：官方demo测试：图片分类： 首先，我们需要对classification demo进行编译： 输入指令:source /opt/init_openvino.sh，设置OpenVINO 2019 R1.1环境变量，init_openvino.sh的内容如下（根据自己的安装包路径进行修改）： #!/b
阅读全文