2022年3月
二进制与格雷码的互相转换
摘要： 阅读全文
posted @ 2022-03-22 14:25 Mr_vol 阅读(47) 评论(0) 推荐(0)
奇偶校验
摘要： 偶校验：包含校验bit在内，1的总数是偶数；如data[7:0] = 1010_1011,偶校验结果为1，奇校验结果为0； 奇校验：包含校验位在内，1的总数是奇数； 电路： 应用： 芯片内部数据传输或者外部数据总线上的数据传输；CRC更适合以 帧为单位的数据传输中 阅读全文
posted @ 2022-03-22 11:23 Mr_vol 阅读(579) 评论(0) 推荐(0)
2020年5月
FIFO深度计算
摘要： 愣是没搞清随笔和文章的差别 哈哈哈，下次借鉴各位前辈的内容的时候就放在文章里了！ 之前讲了同步和异步FIFO，这次看看FIFO深度的计算； 感觉这个大佬写的很详细 作者：星雨夜澈出处：http://www.cnblogs.com/dxs959229640/声明：欢迎转载，但未经作者同意必须保留此段声 阅读全文
posted @ 2020-05-09 11:41 Mr_vol 阅读(331) 评论(0) 推荐(0)
异步FIFO
摘要： 以下来自https://www.cnblogs.com/aslmer/p/6114216.html 一、FIFO简单讲解 FIFO的本质是RAM， 先进先出 重要参数：fifo深度（简单来说就是需要存多少个数据） fifo位宽（每个数据的位宽） FIFO有同步和异步两种，同步即读写时钟相同，异步即读 阅读全文
posted @ 2020-05-09 10:24 Mr_vol 阅读(320) 评论(0) 推荐(0)
同步FIFO
摘要： 同步FIFO设计主要的问题是产生空满标志位 1. 第一种方法是用计数器的方式生成代码及仿真波形如下 //此FIFO具有单拍潜伏期 module syn_fifo #( parameter DATA_WIDTH = 8,//数据宽度为8bit parameter ADDR_WIDTH = 3,//地址 阅读全文
posted @ 2020-05-07 17:39 Mr_vol 阅读(266) 评论(0) 推荐(0)
分频器设计（采用或门，与门，异或门）
摘要： 使用或门和与门的方法类似，思想就是采用下降沿产生一个半拍。对或门低电平持续周期为cnt<NUM_DIV/2;对与门低电平持续周期为cnt<=NUM_DIV/2; 对异或门先利用上升沿产生一个周期为2*NUM_DIV的div_clk1，利用下降沿产生一个与div_clk1相差NUM_DIV/2相位的d 阅读全文
posted @ 2020-05-04 14:20 Mr_vol 阅读(812) 评论(0) 推荐(0)