关于Power Domain

在MultiSupplyMultiPower的90nm一下设计中，怎样对休眠区进行处理，是下面我想说的。

首先介绍个概念：

Power Gating

   power gating 和 gating clock 还不是一回事，Gating Clock 是对clock端进行控制，在休眠区用Gate禁止clock向后传播来达到低功耗的设计，而Power Gating是指在逻辑门的VDD端处理，干脆掐掉他的leakage。有个问题比较好想象，随着工艺的降低，leakage是指数递增 的，leakage的大小不可估量啊，因此直接把power关掉是个必然。事实上往下我只是介绍了一些gate supply的开关而已。

    在低功耗的书上有这样一句话：

“A critical decision in power gating is how to switch power. In general, there are two approaches: fine grain power gating and coarse grain power gating.”

所以，又出来了两个分类，

fine grain power gating    and    coarse grain power gating

 

显 而易见，这两个的区别是对于fine grain power gating来说，每一个Gate都有独立的控制电路来让这部分处于关断状态，而coarse grain power gating是整个一片都熄灯。fine grain的复杂度大一点，可是灵活性好一些，而coarse grain恰好相反。

在网上找到了一个例子，用来说明如何在整个 ic design flow 中做这个事情。

首先在RTL level，有synopsys的系统函数来定义两个部分，$power and $isolate。这里面的isolation circuits是在power off的时候隔离数据用的，只要这部分写在RTL中就能在后端被工具自动的识别了

然后是逻辑综合。在逻辑综合的时候就要建立时钟网络。这也是我未曾触及的地方。

Power domain的设置原则如下

? Primary voltage states or voltage range (that is, the same operating voltage)
? Power net hookup requirements
? Power-down control and acknowledge signals (if any)
? Power switching style
? Same process, voltage, and temperature (PVT) operating condition values (all cells of the power domain except level shifters)

对应代码如下

create_power_net_info VVDD -power
…
connect_power_domain core_pd \
-primary_power_net VDD \
-backup_power_net VDD \
-internal_power_net VVDD \
-primary_ground_net VS

之后就能综合处这种standard cell了。