NAND闪存技术深入解析

对于许多消费类音视频产品而言，ＮＡＮＤ闪存是一种比硬盘驱动器更好的存储方案，这在不超过４ＧＢ的低容量应用中表现得犹为明显。随着人们持续追求功耗更低、重量更轻和性能更佳的产品，ＮＡＮＤ正被证明极具吸引力。  

 

　　ＮＡＮＤ闪存阵列分为一系列１２８ｋＢ的区块（ｂｌｏｃｋ），这些区块是ＮＡＮＤ器件中 最小的可擦除实体。擦除一个区块就是把所有的位（ｂｉｔ）设置为“１”（而所有字节（ｂｙｔｅ）设置为ＦＦｈ）。有必要通过编程，将已擦除的位从“１”变 为“０”。最小的编程实体是字节（ｂｙｔｅ）。一些ＮＯＲ闪存能同时执行读写操作（见下图１）。虽然ＮＡＮＤ不能同时执行读写操作，它可以采用称为“映射 （ｓｈａｄｏｗｉｎｇ）”的方法，在系统级实现这一点。这种方法在个人电脑上已经沿用多年，即将ＢＩＯＳ从速率较低的ＲＯＭ加载到速率较高的ＲＡＭ上。  

 

　　ＮＡＮＤ的效率较高，是因为ＮＡＮＤ串中没有金属触点。ＮＡＮＤ闪存单元的大小 比ＮＯＲ要小（４Ｆ２：１０Ｆ２）的原因，是ＮＯＲ的每一个单元都需要独立的金属触点。ＮＡＮＤ与硬盘驱动器类似，基于扇区（页），适合于存储连续的数 据，如图片、音频或个人电脑数据。虽然通过把数据映射到ＲＡＭ上，能在系统级实现随机存取，但是，这样做需要额外的ＲＡＭ存储空间。此外，跟硬盘一 样，ＮＡＮＤ器件存在坏的扇区，需要纠错码（ＥＣＣ）来维持数据的完整性。  

 

　　存储单元面积越小，裸片的面积也就越小。在这种情况下，ＮＡＮＤ就能够为当今的 低成本消费市场提供存储容量更大的闪存产品。ＮＡＮＤ闪存用于几乎所有可擦除的存储卡。ＮＡＮＤ的复用接口为所有最新的器件和密度都提供了一种相似的引脚 输出。这种引脚输出使得设计工程师无须改变电路板的硬件设计，就能从更小的密度移植到更大密度的设计上。  

 

　　ＮＡＮＤ与ＮＯＲ闪存比较  

 

　　ＮＡＮＤ闪存的优点在于写（编程）和擦除操作的速率快，而ＮＯＲ的优点是具有随 机存取和对字节执行写（编程）操作的能力（见下图图２）。ＮＯＲ的随机存取能力支持直接代码执行（ＸｉＰ），而这是嵌入式应用经常需要的一个功能。 ＮＡＮＤ的缺点是随机存取的速率慢，ＮＯＲ的缺点是受到读和擦除速度慢的性能制约。ＮＡＮＤ较适合于存储文件。如今，越来越多的处理器具备直接ＮＡＮＤ接 口，并能直接从ＮＡＮＤ（没有ＮＯＲ）导入数据。  

 

　　ＮＡＮＤ的真正好处是编程速度快、擦除时间短。ＮＡＮＤ支持速率超过５Ｍｂｐｓ的持续写操作，其区块擦除时间短至２ｍｓ，而ＮＯＲ是７５０ｍｓ。显然，ＮＡＮＤ在某些方面具有绝对优势。然而，它不太适合于直接随机存取。  

 

　　对于１６位的器件，ＮＯＲ闪存大约需要４１个Ｉ／Ｏ引脚；相对而言，ＮＡＮＤ器 件仅需２４个引脚。ＮＡＮＤ器件能够复用指令、地址和数据总线，从而节省了引脚数量。复用接口的一项好处，就在于能够利用同样的硬件设计和电路板，支持较 大的ＮＡＮＤ器件。由于普通的ＴＳＯＰ－１封装已经沿用多年，该功能让客户能够把较高密度的ＮＡＮＤ器件移植到相同的电路板上。ＮＡＮＤ器件的另外一个好 处显然是其封装选项：ＮＡＮＤ提供一种厚膜的２Ｇｂ裸片或能够支持最多四颗堆叠裸片，容许在相同的ＴＳＯＰ－１封装中堆叠一个８Ｇｂ的器件。这就使得一种 封装和接口能够在将来支持较高的密度。 　　图１　不同闪存单元的对比 　　图２　ＮＯＲ闪存的随机存取时间为０．１２ｍｓ，而ＮＡＮＤ闪存的第一字节随机存取速度要慢得多  

 

　　ＮＡＮＤ基本操作  

 

　　以２Ｇｂ　ＮＡＮＤ器件为例，它由２０４８个区块组成，每个区块有６４个页（见图３）。 　　图３　２ＧＢ　ＮＡＮＤ闪存包含２，０４８个区块  

 

　　每一个页均包含一个２０４８字节的数据区和６４字节的空闲区，总共包含 ２，１１２字节。空闲区通常被用于ＥＣＣ、耗损均衡（ｗｅａｒ　ｌｅｖｅｌｉｎｇ）和其它软件开销功能，尽管它在物理上与其它页并没有区别。ＮＡＮＤ器件 具有８或１６位接口。通过８或１６位宽的双向数据总线，主数据被连接到ＮＡＮＤ存储器。在１６位模式，指令和地址仅仅利用低８位，而高８位仅仅在数据传输 周期使用。  

 

　　擦除区块所需时间约为２ｍｓ。一旦数据被载入寄存器，对一个页的编程大约要３００μｓ。读一个页面需要大约２５μｓ，其中涉及到存储阵列访问页，并将页载入１６，８９６位寄存器中。  

 

　　除了Ｉ／Ｏ总线，ＮＡＮＤ接口由６个主要控制信号构成：  

 

　　１．芯片启动（Ｃｈｉｐ　Ｅｎａｂｌｅ，　ＣＥ＃）：如果没有检测到ＣＥ信号，那么，ＮＡＮＤ器件就保持待机模式，不对任何控制信号作出响应。  

 

　　２．写使能（Ｗｒｉｔｅ　Ｅｎａｂｌｅ，　ＷＥ＃）：　ＷＥ＃负责将数据、地址或指令写入ＮＡＮＤ之中。  

 

　　３．读使能（Ｒｅａｄ　Ｅｎａｂｌｅ，　ＲＥ＃）：　ＲＥ＃允许输出数据缓冲器。  

 

　　４．指令锁存使能（Ｃｏｍｍａｎｄ　Ｌａｔｃｈ　Ｅｎａｂｌｅ，　ＣＬＥ）：　当ＣＬＥ为高时，在ＷＥ＃信号的上升沿，指令被锁存到ＮＡＮＤ指令寄存器中。  

 

　　５．地址锁存使能（Ａｄｄｒｅｓｓ　Ｌａｔｃｈ　Ｅｎａｂｌｅ，　ＡＬＥ）：当ＡＬＥ为高时，在ＷＥ＃信号的上升沿，地址被锁存到ＮＡＮＤ地址寄存器中。  

 

　　６．就绪／忙（Ｒｅａｄｙ／Ｂｕｓｙ，　Ｒ／Ｂ＃）：如果ＮＡＮＤ器件忙，Ｒ／Ｂ＃信号将变低。该信号是漏极开路，需要采用上拉电阻。  

 

　　数据每次进／出ＮＡＮＤ寄存器都是通过１６位或８位接口。当进行编程操作的时候，待编程的数据进入数据寄存器，处于在ＷＥ＃信号的上升沿。在寄存器内随机存取或移动数据，要采用专用指令以便于随机存取。  

 

　　数据寄存器输出数据的方式与利用ＲＥ＃信号的方式类似，负责输出现有的数据，并 增加到下一个地址。ＷＥ＃和ＲＥ＃时钟运行速度极快，达到３０ｎｓ的水准。当ＲＥ＃或ＣＥ＃不为低的时候，输出缓冲器将为三态。这种ＣＥ＃和ＲＥ＃的组合 使能输出缓冲器，容许ＮＡＮＤ闪存与ＮＯＲ、ＳＲＡＭ或ＤＲＡＭ等其它类型存储器共享数据总线。该功能有时被称为“无需介意芯片启动（ｃｈｉｐ　 ｅｎａｂｌｅ　ｄｏｎ＇ｔ　ｃａｒｅ）”。这种方案的初衷是适应较老的ＮＡＮＤ器件，它们要求ＣＥ＃在整个周期为低（译注：根据上下文改写）。 　　图４　输入寄存器接收到页编程（８０ｈ）指令时，内部就会全部重置为１ｓ，使得用户可以只输入他想以０位编程的数据字节 　　图５　带有随机数据输入的编程指令。图中加亮的扇区显示，该指令只需要后面跟随着数据的２个字节的地址  

 

　　所有ＮＡＮＤ操作开始时，都提供一个指令周期（表１）。  

 

　　当输出一串ＷＥ＃时钟时，通过在Ｉ／Ｏ位７：０上设置指令、驱动ＣＥ＃变低且 ＣＬＥ变高，就可以实现一个指令周期。注意：在ＷＥ＃信号的上升沿上，指令、地址或数据被锁存到ＮＡＮＤ器件之中。如表１所示，大多数指令在第二个指令周 期之后要占用若干地址周期。注意：复位或读状态指令例外，如果器件忙，就不应该发送新的指令。  

 

　　以２Ｇｂ　ＮＡＮＤ器件的寻址方案为例，第一和第二地址周期指定列地址，该列地址指定页内的起始字节（表２）。  

 

　　注意：因为最后一列的位置是２１１２，该最后位置的地址就是０８ｈ（在第二字节 中）和３Ｆｈ（在第一字节中）。ＰＡ５：０指定区块内的页地址，ＢＡ１６：６指定区块的地址。虽然大多编程和读操作需要完整的５字节地址，在页内随机存取 数据的操作仅仅用到第一和第二字节。块擦除操作仅仅需要三个最高字节（第三、第四和第五字节）来选择区块。 　　图６　典型的存储方法 　　图７　页读缓存模式  

 

　　总体而言，ＮＡＮＤ的基本操作包括：复位（Ｒｅｓｅｔ，　ＦＦｈ）操作、读 ＩＤ（Ｒｅａｄ　ＩＤ，　００ｈ）操作、读状态（Ｒｅａｄ　Ｓｔａｔｕｓ，　７０ｈ）操作、编程（Ｐｒｏｇｒａｍ）操作、随机数据输入（Ｒａｎｄｏｍ　 ｄａｔａ　ｉｎｐｕｔ，　８５ｈ）操作和读（Ｒｅａｄ）操作等。  

 

　　将ＮＡＮＤ连接到处理器  

 

　　选择内置ＮＡＮＤ接口的处理器或控制器的好处很多。如果没有这个选择，有可能在 ＮＡＮＤ和几乎任何处理器之间设计一个“无粘接逻辑（ｇｌｕｅｌｅｓｓ）”接 口。ＮＡＮＤ和ＮＯＲ闪存的主要区别是复用地址和数据总线。该总线被用于指定 指令、地址或数据。ＣＬＥ信号指定指令周期，而ＡＬＥ信号指定地址周期。利用这两个控制信号，有可能选择指令、地址或数据周期。把ＡＬＥ连接到处理器的第 五地址位，而把ＣＬＥ连接到处理器的第四地址位，就能简单地通过改变处理器输出的地址，任意选择指令、地址或数据。这容许ＣＬＥ和ＡＬＥ在合适的时间自动 设置为低。  

 

　　为了提供指令，处理器在数据总线上输出想要的指令，并输出地址００１０ｈ；为了 输出任意数量的地址周期，处理器仅仅要依次在处理器地址００２０ｈ之后输出想要的ＮＡＮＤ地址。注意，许多处理器能在处理器的写信号周围指定若干时序参 数，这对于建立合适的时序是至关重要的。利用该技术，你不必采用任何粘接逻辑，就可以直接从处理器存取指令、地址和数据。  

 

　　多层单元  

 

　　多层单元（ＭＬＣ）的每一个单元存储两位，而传统的ＳＬＣ仅仅能存储一位。ＭＬＣ技术有显著的密度优越性，然而，与ＳＬＣ相比（表３），其速度或可靠性稍逊。因此，ＳＬＣ被用于大多数媒体卡和无线应用，而ＭＬＣ器件通常被用于消费电子和其它低成本产品。  

 

　　如上所述，ＮＡＮＤ需要ＥＣＣ以确保数据完整性。ＮＡＮＤ闪存的每一个页面上都 包括额外的存储空间，它就是６４个字节的空闲区（每５１２字节的扇区有１６字节）。该区能存储ＥＣＣ代码及其它像磨损评级或逻辑到物理块映射之类的信息。 ＥＣＣ能在硬件或软件中执行，但是，硬件执行有明显的性能优势。在编程操作期间，ＥＣＣ单元根据扇区中存储的数据来计算误码校正代码。数据区的ＥＣＣ代码 然后被分别写入到各自的空闲区。当数据被读出时，ＥＣＣ代码也被读出；运用反操作可以核查读出的数据是否正确。  

 

　　有可能采用ＥＣＣ算法来校正数据错误。能校正的错误的数量取决于所用算法的校正 强度。在硬件或软件中包含ＥＣＣ，就提供了强大的系统级解决方案。最简单的硬件实现方案是采用简单的汉明（Ｓｉｍｐｌｅ　Ｈａｍｍｉｎｇ）码，但是，只能 校正单一位错误。瑞德索罗门（Ｒｅｅｄ－Ｓｏｌｏｍｏｎ）码提供更为强大的纠错，并被目前的控制器广为采用。此外，ＢＣＨ码由于比瑞德索罗门方法的效率 高，应用也日益普及。  

 

　　要用软件执行ＮＡＮＤ闪存的区块管理。该软件负责磨损评级或逻辑到物理映射。该软件还提供ＥＣＣ码，如果处理器不包含ＥＣＣ硬件的话。  

 

　　编程或擦除操作之后，重要的是读状态寄存器，因为它确认是否成功地完成了编程或 擦除操作。如果操作失败，要把该区块标记为损坏且不能再使用。以前已编写进去的数据要从损坏的区块中搬出，转移到新的（好的）存储块之中。２Ｇｂ　 ＮＡＮＤ的规范规定，它可以最多有４０个坏的区块，这个数字在器件的生命周期（额定寿命为１０万次编程／擦除周期）内都适用。一些有坏块的ＮＡＮＤ器件能 够出厂，主要就归根于其裸片面积大。管理器件的软件负责映射坏块并由好的存储块取而代之。  

 

　　利用工厂对这些区块的标记，软件通过扫描块可以确定区块的好坏。坏块标记被固定 在空闲区的第一个位置（列地址２０４８）。如果在０或１页的列地址２０４８上的数据是“ｎｏｎ－ＦＦ”，那么，该块要标记为坏，并映射出系统。初始化软件 仅仅需要扫描所有区块确定以确定哪个为坏，然后建一个坏块表供将来参考。  

 

　　小心不要擦除坏块标记，这一点很重要。工厂在宽温和宽电压范围内测试了ＮＡＮＤ；一些由工厂标记为坏的区块可能在一定的温度或电压条件下仍然能工作，但是，将来可能会失效。如果坏块信息被擦除，就无法再恢复。

nand flash坏块管理OOB,BBT,ECC

 

 

0.NAND的操作管理方式

 

     NAND FLASH的管理方式：以三星FLAHS为例，一片Nand flash为一个设备(device)，1 (Device) = xxxx (Blocks)，1 (Block) = xxxx (Pages)，1(Page) =528 (Bytes) = 数据块大小(512Bytes) + OOB 块大小(16Bytes，除OOB第六字节外，通常至少把OOB的前3个字节存放Nand Flash硬件ECC码)。

 

 1.为什么会出现坏块
　   由于NAND Flash的工艺不能保证NAND的Memory Array在其生命周期中保持性能的可靠，因此，在NAND的生产中及使用过程中会产生坏块。坏块的特性是：当编程/擦除这个块时，会造成Page Program和Block Erase操作时的错误，相应地反映到Status Register的相应位。

 

2.坏块的分类
　  总体上，坏块可以分为两大类：（1）固有坏块：这是生产过程中产生的坏块，一般芯片原厂都会在出厂时都会将每个坏块第一个page的spare area的第6个byte标记为不等于0xff的值。（2）使用坏块：这是在NAND Flash使用过程中，如果Block Erase或者Page Program错误，就可以简单地将这个块作为坏块来处理，这个时候需要把坏块标记起来。为了和固有坏块信息保持一致，将新发现的坏块的第一个page的 spare area的第6个Byte标记为非0xff的值。

 

3.坏块管理
　   根据上面的这些叙述，可以了解NAND Flash出厂时在spare area中已经反映出了坏块信息，因此，如果在擦除一个块之前，一定要先check一下第一页的spare area的第6个byte是否是0xff，如果是就证明这是一个好块，可以擦除；如果是非0xff，那么就不能擦除，以免将坏块标记擦掉。当然，这样处理可能会犯一个错误―――“错杀伪坏块”，因为在芯片操作过程中可能由于电压不稳定等偶然因素会造成NAND操作的错误。但是，为了数据的可靠性及软件设计的简单化，还是需要遵照这个标准。

 

      可以用BBT：bad block table，即坏块表来进行管理。各家对nand的坏块管理方法都有差异。比如专门用nand做存储的，会把bbt放到block0，因为第0块一定是好 的块。但是如果nand本身被用来boot，那么第0块就要存放程序，不能放bbt了。有的把bbt放到最后一块，当然，这一块坚决不能为坏块。bbt的大小跟nand大小有关，nand越大，需要的bbt也就越大。
4.坏块纠正

 

      ECC：NAND Flash出错的时候一般不会造成整个Block或是Page不能读取或是全部出错，而是整个Page（例如512Bytes）中只有一个或几个bit出 错。一般使用一种比较专用的校验——ECC。ECC能纠正单比特错误和检测双比特错误，而且计算速度很快，但对1比特以上的错误无法纠正，对2比特以上的 错误不保证能检测。
      ECC一般每256字节原始数据生成3字节ECC校验数据，这三字节共24比特分成两部分：6比特的列校验和16比特的行校验，多余的两个比特置1。（512生成两组ECC？） 
      当往NAND Flash的page中写入数据的时候，每256字节我们生成一个ECC校验和，称之为原ECC校验和，保存到PAGE的OOB（out- of-band）数据区中。其位置就是eccpos[]。校验的时候，根据上述ECC生成原理不难推断：将从OOB区中读出的原ECC校验和新ECC校验 和按位异或，若结果为0，则表示不存在错（或是出现了ECC无法检测的错误）；若3个字节异或结果中存在11个比特位为1，表示存在一个比特错误，且可纠 正；若3个字节异或结果中只存在1个比特位为1，表示OOB区出错；其他情况均表示出现了无法纠正的错误。
5.补充
　 （1）需要对前面由于Page Program错误发现的坏块进行一下特别说明。如果在对一个块的某个page进行编程的时候发生了错误就要把这个块标记为坏块，首先就要把块里其他好的 面的内容备份到另外一个空的好块里面，然后，把这个块标记为坏块。当然，这可能会犯“错杀”之误，一个补救的办法，就是在进行完块备份之后，再将这个坏块 擦除一遍，如果Block Erase发生错误，那就证明这个块是个真正的坏块，那就毫不犹豫地将它打个“戳”吧！
　 （2）可能有人会问，为什么要使用每个块第一页的spare area的第六个byte作为坏块标记。这是NAND Flash生产商的默认约定，你可以看到Samsung,Toshiba,STMicroelectronics都是使用这个Byte作为坏块标记的。

 

     （3）为什么好块用0xff来标记？因为Nand Flash的擦除即是将相应块的位全部变为1，写操作时只能把芯片每一位(bit)只能从1变为0，而不能从0变为1。0XFF这个值就是标识擦除成功，是好块。