【后端设计】filler的作用和结构
Filler cell，通常是单元库中与逻辑无关的填充物，可以分为lO fller以及普通的standard cellfiller。
IO filler，也叫作pad fller，通常是用来填充I/O单元之间的空隙。为了更好的完成power ring，也就是ESD之间的电源连接。通常是在Floorplan阶段时添加。
standard cellfiller，也是为了填充std cell之间的空隙。主要是把扩散层连接起来满足DRC规则和设计需求，并形成power rails。在route之前，之后加都可以。
-
补 Well/Pickup，防止 Latch-up（芯片内部寄生 SCR 可控硅意外导通，VDD 直接短路到 VSS，大电流烧芯片）
标准单元行里：
带 N-well 的 MOS 需要N tap、P 衬底需要P tap接电源地；
连续大片空白没有 tap，阱电位浮空 → Latch-up 闩锁失效。
Filler 分：NTAP / PTAP / DUMMY filler，自带 tap，填满空隙给阱接 VDD/VSS。 -
补电源地金属，保证 Power Rail 连通
标准单元上下自带 VDD/VSS 金属条，单元挨在一起 rail 自动对接；
中间空位无单元→电源轨断开。
Filler 自带完整 VDD/VSS rail，把整条 row 的电源连成一整条，IR 压降变小。 -
满足 DRC 密度规则（金属 / 有源区最小面积）
工艺 DRC：有源区 AA、M1 不能大面积空缺，否则光刻出错。
空白 slot 塞 dummy filler，补齐图形密度，过 Foundry DRC。 -
稳定制程、减少 CMP 凹陷（化学研磨）
大片空白区域研磨时硅片容易凹坑，导致附近线厚薄不均；
铺满 filler 让晶圆图形密度均匀，CMP 平坦度达标。
三种 Filler 区别（日常区分）
Tap filler(NTAP/PTAP)：带衬底接触，解决 latchup，必须隔一段插
Dummy filler：无器件、只有 rail 和 AA，补密度、连电源
Decap filler：去耦电容 filler，就近补电源噪声、减小 IR
精简总结
加 filler = 防 Latchup + 连通电源轨 + 过 DRC + 满足 CMP 工艺。
Filler 分 3 大类，全部等高、上下自带 M1 VDD/VSS 电源轨（和普通标准单元对齐），无逻辑输入输出 pin，只是底层有源区、接触孔结构不一样。
标准单元剖面分层
一、普通 Dummy Filler（FILL）
最简结构：只有电源轨，无器件、无接触孔
顶层：M1 上沿 VDD、下沿 VSS 金属条，拼在 row 里把整条电源连通；
中间：Nwell（上层 P 管阱）+ P-sub 衬底，没有 AA 有源区、没有多晶硅、没有 contact 接触孔；
功能：填空缺、补齐 AA / 金属密度、CMP 平坦化，不能防 Latchup。
二、Tap Filler（NTAP/PTAP，防 latch 专用）
带衬底接触，核心结构 = 电源轨 + N+/P + 扩散区 + 接触孔
NTAP（N 阱接触）：Nwell 里面做 N + 有源区 → contact → M1 连 VDD，把 N-well 死死钳位 VDD；
PTAP（衬底接触）：P-sub 做 P + 有源区 → contact → M1 连 VSS，衬底牢牢接地；
原理：把寄生 SCR 的阱电阻短路，破坏闩锁导通条件；工艺要求每隔 40~60μm 必须插一颗 Tap。
Tap Filler版图示意
三、Decap Filler（去耦电容 FILLCAP）
MOS 电容结构：栅极接 VSS，有源区接 VDD，电源之间存电
结构：Nwell 里一条多晶硅栅（Poly），上下 N + 有源区；
Poly → M1 连 VSS
N + 扩散 → M1 连 VDD
→ 构成栅氧 MOS 电容，VDD-VSS 之间等效大容量电容
作用：瞬间大电流时放电补电压，降 IR Drop、滤电源噪声，属于带电容的特殊 Filler。
Decap等效电路
四、Endcap Filler（行末端封口）
放在标准单元 row 最左右两头，闭合 Nwell 阱边沿，防止阱开口悬空、WPE/STI 工艺偏差，边缘补齐有源区图形。
一句话分层总结（从硅片往上）
衬底→Nwell→AA 有源区 / 接触孔→M1 (VDD 上、VSS 下)
Dummy：无 AA、无 contact，只剩电源金属
Tap：带 N+/P+AA+contact 接电源，钳电位
Decap：带 Poly+AA 构成 MOS 电容跨 VDD/VSS，存电荷
浙公网安备 33010602011771号