2022年3月6日
日常记录（71）+181
摘要： Makefile 点击查看代码 comp=vcs -sverilog -debug_access_all -ntb_opts uvm-1.2 taa: set -e $(comp) taa.sv ./simv tbb: set -e vcs -sverilog tbb.sv ./simv tcc: 阅读全文
posted @ 2022-03-06 20:53 大浪淘沙、 阅读(582) 评论(0) 推荐(0)