会员
周边
新闻
博问
闪存
众包
赞助商
Chat2DB
所有博客
当前博客
我的博客
我的园子
账号设置
会员中心
简洁模式
...
退出登录
注册
登录
aslmer
博客园
首页
新随笔
联系
订阅
管理
上一页
1
2
3
4
5
下一页
2016年9月21日
SDRAM学习(一)之刷新心得
摘要: 本篇博文共有两种刷新方式 SDRAM数据手册给出每隔64ms就要将所有行刷新一遍, 因此每隔64_000_000 ns/2^12=15625ns 就要刷新一次。(因为一个L-Bank的行是12位,所以一共有2^12行)。 假设我的时钟频率是100Mhz(一个周期是10ns),则只需要每隔1562个时
阅读全文
posted @ 2016-09-21 17:33 aslmer
阅读(7057)
评论(5)
推荐(0)
2016年9月14日
Normal synchronous FIFO mode 和 Show-ahead synchronous FIFO mode
摘要: FIFO是先进先出,可以用fifo来处理跨时钟域的数据传输问题,用到的地方特别多,一定要搞会。 在学习调用fifo的IP核中发现有normal synchronous FIFO mode 和 Show-ahead synchronous FIFO mode这两种模式,就研究一下。 研究 IP 核最方
阅读全文
posted @ 2016-09-14 16:02 aslmer
阅读(1918)
评论(0)
推荐(0)
2016年9月13日
uart串口的调试学习
摘要: 用FPGA设计了数据接收和发送模块,FIFO模块,此处FIFO调用的是Show-ahead模式,在下一篇博客中将会分析这个问题。 用串口调试工具发送数据,数据接收模块将接收到的串行数据转换为并行数据(串转并),并存入FIFO中,当FIFO中的数据个数大于某个值的时候,读出数据,通过发送模块将并行数据
阅读全文
posted @ 2016-09-13 16:57 aslmer
阅读(5803)
评论(0)
推荐(0)
2016年9月10日
SDRAM学习(二)之初始化
摘要: 目录 1、SDRAM初始化的内容(结合英文数据手册) 2、SDRAM初始化的时序 3、代码的编写 4、modesim的仿真 SDRAM初始化的内容 SDRAMs must be powered up and initialized in a predefined manner. The 64M SD
阅读全文
posted @ 2016-09-10 22:28 aslmer
阅读(5282)
评论(2)
推荐(3)
2016年9月3日
奇数分频
摘要: 奇数分频思路:(结合图示进行理解) 第一步:在时钟的上升沿和下降沿分别产生一个计数器。cnt_up 在时钟上升沿计数,cnt_down 在时钟下降沿计数(例:如果是 N 分频,就从0计数到 N-1) 第二步:根据这两个计数器产生两个控制信号 clk_up , clk_down。 注意:clk_up
阅读全文
posted @ 2016-09-03 23:55 aslmer
阅读(4698)
评论(3)
推荐(1)
2016年8月29日
lcd1602如何自定义汉字(verilog)
摘要: 今天一鼓作气,再研究了一下如何用LCD1602自定义汉字 1、用字模软件获取汉字所对应的数据(因为嫌麻烦所以直接用了网上一个帖子里有关“电”的数据,如下:04,1f,15,1f,15,15,1f,04,07)帖子链接:http://www.51hei.com/mcu/3696.html 2、主要知识
阅读全文
posted @ 2016-08-29 22:47 aslmer
阅读(4712)
评论(1)
推荐(2)
verilog写的LCD1602 显示
摘要: 在读本文之前,请先阅读 LCD1602 的 datasheet(百度到处都是) ,熟悉有关的11条指令集。 LCD1602的11个指令集链接 http://www.cnblogs.com/aslmer/p/5801363.html(这是我总结的11条指令集,中英文结合) 1、LCD1602基础知识
阅读全文
posted @ 2016-08-29 20:23 aslmer
阅读(13969)
评论(13)
推荐(5)
2016年8月24日
LCD1602指令集解读
摘要: LCD1602指令集(11个) 1、清屏指令(clear display) RS=0 ,R/w=0, 01H 功能:清除液晶显示器,即将DDRAM中的内容全部填入20H(空白字符) 光标撤回显示屏左上方 将地址计数器(AC)设为0, 光标移动方向为从左向右,并且DDRAM的自增量为1(I/D=1).
阅读全文
posted @ 2016-08-24 00:40 aslmer
阅读(31524)
评论(0)
推荐(3)
2016年8月19日
verilog 实现中值滤波
摘要: 图像信号在形成、传输和记录的过程中,由于成像系统、传输介质、工作环境和记录设备等的固有缺陷,不可避免地产生各种类型的噪声,降低了图像的质量,进而影响后续处理(如边缘检测、图像分割、特征提取、模式识别等)的效果或准确性。因此,对噪声图像进行滤波是必要预处理过程。但滤波算法在去除噪声的同时难免对图像造成
阅读全文
posted @ 2016-08-19 13:21 aslmer
阅读(9062)
评论(0)
推荐(3)
2016年8月18日
基于 FPGA 的图像边缘检测
摘要: 本文主要内容是实现图像的边缘检测功能 目录 mif文件的制作 受资源限制,将图片像素定为 160 * 120,将图片数据制成 mif 文件,对 rom ip 核进行初始化。mif文件的制作方法网上有好多办法,因此就不再叙述了,重点说mif文件的格式。 1、mif文件的格式为: 调用ip 核生成 ro
阅读全文
posted @ 2016-08-18 00:57 aslmer
阅读(18699)
评论(15)
推荐(16)
上一页
1
2
3
4
5
下一页
公告