SDF 仿真的 delay_time 确认

 1 在大的系统中，与子系统连接往往用的axi 的端口，如何调试axi 的端口 的时钟延迟参数，是验证的必要步骤

① dut 作为mst ,  axi vip 作slv

 定为：vip 的时钟为  slv_vip_clk，  dut 的时钟为 ref_clk  ， slv_vip_clk <=  #delay_time  ref_clk ； 则axi 的端口 的时钟延迟参数为delay_time,

  需要 trace dut 的 awvalid ，寻找awvalid 网表cp 的时钟， 找到real_clk  ,测量 ref_clk 到 real_clk 的延迟 dut_delay

此时只需要配置   delay_time  稍大于 dut_delay  即可 

②dut 做slv ,  axi vip 做mst

 定为：vip 的时钟为  mst_vip_clk，  dut 的时钟为 ref_clk  ， mst_vip_clk <=  #delay_time1  ref_clk ； 则axi 的端口 的时钟延迟参数为delay_time1,

 需要 trace dut 的 bvaild ，寻找bvaild 网表cp 的时钟， 找到real_clk  ,测量 ref_clk 到 real_clk 的延迟 dut_delay1

此时只需要配置   delay_time1  稍大于 dut_delay1  即可