【FPGA学习】- 时序相关问题

流水线

　　在时序电路设计中，往往希望追求更好的时序性能，更少的运行时间。由于HDL的一个显著特点就是指令的并行性，如果在串行输入电路中能够利用指令的并行性，就会极大提高运行的时间，解决串行数据运算效率低下的问题。

　　流水线的基本思想是：将一个重复的过程分解为若干个相同或类似子过程，每个子过程由专门的功能部件来实现。将多个处理过程在时间上错开，依次通过各功能段，这样每个子过程就可以与其它子过程并行进行，进而提高计算效率。

乒乓操作

　　乒乓操作一般用于解决读取速度不匹配的问题。过数据流控制实现按节拍相互配合的切换，来提高数据处理效率，达到无缝缓冲和处理的效果。乒乓操作具体流程如下：

　　第1个缓冲周期中，将输入的数据流缓存到“ 数据缓冲模块1”；

　　第2个缓冲周期， 通过“ 输入数据选择单元” 的切换， 将输入的数据流缓存到“ 数据缓冲模块2”，同时将“数据缓冲模块1”缓存的第1个周期数据通过“输出数据选择单元”的选择，将第一个缓冲模块的数据输出处理；

　　在第3个缓冲周期通过“输入数据选择单元”的再次切换，将输入的数据流缓存到“ 数据缓冲模块1”，同时将“数据缓冲模块2”缓存的第2个周期的数据通过“输出数据选择单元”切换，将第二个缓冲模块的数据输出处理。依次循环。

　　乒乓操作的最大特点是将“输入”和“输出” 按节拍、相互配合的切换，将经过缓冲的数据流没有停顿地送到“ 输出”进行运算与处理。所以乒乓操作常常应用于流水线式算法，完成数据的无缝缓冲与处理。乒乓操作还可以达到用低速模块处理高速数据流的效果。

同步与异步

　　同步意味着子模块跟随系统主时钟，且有固定的时钟节拍，在规定的节拍内必须完成操作。异步操作则可以有不同的时钟，没有固定节拍，只有待到子模块发出结束信号才能取走计算结果。