摘要：我想大家都知道，队列是计算机系统中一种比较基本的数据结构。作为队列中的一种，先进先出的FIFO是一种比较常用的存储器单元。FIFO通常有读允许端口、写允许端口、数据输入端口、数据输出端口、FIFO状态端口等信号端口。其中，FIFO状态端口输出当前FIFO的状态——满、未满或空。 16*16位FIFO的功能框图如下。其中，clock为系统时钟信号输入，reset为系统复位信号，read为读数据信号允许信号，write为写入FIFO允许信号，fifo_in[15:0]为数据输入，fifo_out[15:0]为数据输出，fifo_empty为指示FIFO当前是空的，这种情况下，只能对FIFO进... 阅读全文

摘要：静态数据存储器SRAM是存储数据比较重要的器件，它由锁存器阵列构成。SRAM外部接口包括片选端口，读允许端口，写允许端口，地址端口，数据输出端口，数据输入端口。在读写数据时，SRAM根据地址信号，经由译码电路选择读写的相对应的存储单元。基本结构图如下： 例如8*8位SRAM。我们常见的CS信号就是片选信号，RD为读允许信号，WR为写允许信号，Address[n:0]为地址线，DIN[m:0]为数据输入端口，DOUT[7:0]为数据输出端口。现将我所整理的8*8位SRAM数据读写的Verilog代码贴图如下： 阅读全文

摘要：只读存储器ROM一种是具有n个输入m个输出的组合逻辑电路，说白了，其基本结构也就是有0——（n-1）个输入地址信号，0——（m-1）个数据输出。换句话说，只读存储器ROM就是一个“存储”了n输入、m输出的组合逻辑功能的真值表。另外，只读存储器ROM是一种非易失性存储器，断电也不会使数据丢失。 下面附上笔者自己整理的3*4ROM的真值表及其程序。 仅为复习整理。 阅读全文

摘要：编写之初，笔者并没有太大的自信，因为笔者对伪随机码并没有太多的认识。但老师有命，笔者不得不进行编写，同时笔者也特别希望能有个项目来锻炼自己。笔者在开始编写的时候，首先上网查了很多的资料，对伪随机码算是有了一定的了解，但是相关的程序代码却没有找到多少，或许是太简单，亦或许是涉及到商业，所以网上资源很少，没办法笔者又再次阅读了有关伪随机码的资料。伪随机码又称伪随机序列,它是具有类似于随机序列基本特性的确定序列。通常广泛应用二进制序列,因此我们仅限于研究二进制序列。二进制独立随机序列在概率论中一般称为贝努利(Bernoulli)序列,它由两个元素(符号)0, 1或1, -1组成。序列中不同位置的元素 阅读全文