斩波技术学习

B站课程：【斩波技术】 https://www.bilibili.com/video/BV1oX4y1q7Pi/?share_source=copy_web&vd_source=c425a9a7acb924d3dac19c5844222b1f
知乎好文章：斩波运放基本知识 Chopper Amplifier Intro - 模集王小桃的文章 - 知乎
https://zhuanlan.zhihu.com/p/20596750997
文章中对于等效输入阻抗的分析很新颖。
若斩波频率fch越高，那么单位时间内的尖刺数量就更多，对应的直流分量越大。因此，在保证 f_ch>f_cornerfreq 的前提下，我们应当让fch尽量低；
若MOS开关的尺寸越大，其寄生电容也越大，可能使得时钟馈通效应加剧，导致尖刺幅值增加。因此，在满足噪声需求的前提下（MOS开关的导通电阻存在噪声），我们需要让MOS开关的尺寸尽量小；
金属线之间的耦合电容也会导致Vch影响到V1，导致尖刺幅值增大。因此，我们需要让时钟信号线的版图布局尽量对称，使得Vch耦合到差分输入对的信号能相互抵消；
对于斩波频率选取，不同文献选取并不统一。保证斩波频率大于OTA噪声转角频率的情况下，一般可以选取0.5fs。
CTSDM中，斩波运放配合FIR DAC使用更加，FIR DAC在fs/N的整数倍频率处有陷波，结合混叠进带内噪声的频率特点可以大幅衰减该噪声对于系统的影响。具体的关系式如下。以12抽头FIR DAC为例，N=12。
Mfs/12=M2*fc，fc=fs/24

斩波开关需要采用非交叠时钟控制，若不采用非交叠时钟则VIP和VIN在时钟边沿处可能存在短暂的短路。