摘要：
https://blog.csdn.net/vivid117/article/details/100083567 阅读全文
posted @ 2020-07-15 15:47
Connor_Jiao
阅读(385)
评论(0)
推荐(0)
摘要：
实现的话主要是根据特征方程 module JK_FF( clk, rst_n, J, K, Q ); input clk; input rst_n; input J; input K; output reg Q; always@(posedge clk or negedge rst_n) begin 阅读全文
posted @ 2020-07-05 11:54
Connor_Jiao
阅读(4590)
评论(0)
推荐(1)
摘要：
http://www.elecfans.com/d/711803.html 阅读全文
posted @ 2020-06-20 20:38
Connor_Jiao
阅读(143)
评论(0)
推荐(0)
摘要：
用你熟悉的设计方式设计一个可预置初值的7进制循环计数器，15进制的呢？ `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Enginee 阅读全文
posted @ 2020-06-16 13:39
Connor_Jiao
阅读(778)
评论(0)
推荐(0)
摘要：
转载https://www.cnblogs.com/iriczhao/p/12128451.html 阅读全文
posted @ 2020-06-15 14:44
Connor_Jiao
阅读(177)
评论(0)
推荐(0)
摘要：
阅读全文
posted @ 2020-06-15 14:31
Connor_Jiao
阅读(599)
评论(0)
推荐(0)
摘要：
阅读全文
posted @ 2020-06-15 11:24
Connor_Jiao
阅读(207)
评论(0)
推荐(0)
摘要：
ABCD四个样品，存在简历时间和保持时间的时序问题，先进行测试： 1.A降温后停止工作 2.B升温后停止工作 3.降压后停止工作 4.升压后停止工作 Tsetup<=Tclk+Tskew-Tcq-Tcomb Thold<= Tcq+Tcomb-Tskew 升温后，延迟增大，建立时间有问题 降温后，延 阅读全文
posted @ 2020-06-15 11:15
Connor_Jiao
阅读(2510)
评论(0)
推荐(0)
摘要：
首先需要分析题意，设计出模块的输入和输出： 1.此题中的32.768Khz是个很有意思的频率，在日常使用中，32.768Khz比较容易分频以便于产生1s的时钟频率，1s/(1/32768)=32768，对于32.768Khz计数一秒钟需要计数32768个时钟周期=2^15，设置一个15位的计数器，当 阅读全文
posted @ 2020-06-14 14:17
Connor_Jiao
阅读(906)
评论(0)
推荐(0)
摘要：
首先解读题意：A中从高位往低位看，第一个出现一的位置等于B的数值。 阅读全文
posted @ 2020-06-14 13:58
Connor_Jiao
阅读(110)
评论(0)
推荐(0)
浙公网安备 33010602011771号