阿J

摘要： https://blog.csdn.net/gemengxia/article/details/108409881 阅读全文

摘要： one-port ram，一组地址线输入和输出 伪two-port ram，一组地址线数据线输入，一组地址线数据线输出 true-two port ram有两组地址线和数据线输入，两组输出 阅读全文

摘要： `timescale 1ns / 1ps ////////////////////////////////////////////////////////////////////////////////// // Engineer: connor jiao // Create Date: 21:42 阅读全文

摘要： https://www.trantion.net/h-nd-245.html 阅读全文

摘要： https://blog.csdn.net/Lily_9/article/details/83993254 阅读全文

摘要： 转载https://zhuanlan.zhihu.com/p/139363948 阅读全文

摘要： 假设4.5分频，则需要在九个时钟周期产生两个对称时钟脉冲。 分析可知只需要在第五个时钟周期下降沿采样即可。 实现的重点： 1. 9位的移位寄存器 reg [9:1]cnt; cnt初始化为0000_0000_1,每个时钟周期循环左移一位cnt<={cnt[8:1],cnt[9]}； 2. 产生第一个 阅读全文

摘要： 阅读全文

摘要： 转载https://blog.csdn.net/dongdongnihao_/article/details/80966323 阅读全文

摘要： 转载： https://baijiahao.baidu.com/s?id=1598439724065589131&wfr=spider&for=pc 阅读全文