摘要：(1)单口RAM 1.无读使能rden信号的ModelSim功能仿真： 在不使用读使能rden信号的情况下，单口RAM仿真结果表明： 1.写使能wren为高时，写数据操作有效； 2.写使能wren为低时，读数据操作有效； 3.写有效（高）时，输出端q输出为刚写入的数据； 4.一般选择输出寄存一拍。 2.有读使能rden信号的ModelSim功能仿真： 在使用读使能... 阅读全文

摘要：为了验证FPGA工程中的某个模块的功能和时序的正确性，常常需要对其单独进行验证，但是这些模块通常都与内部的众多信号相连（如系统总线，中断信号线等），往往一个模块的对外接口引脚会多达几百个，对其单独仿真的话，可能会对目标FPGA造成IO资源不足的情况。即使IO资源满足，当众多内部信号变成IO信号时，模块内部的信号将增加额外的IO延时，增加了时序约束的复杂度。 在编译时会出现类似错误： Error: Can't place 108 pins with 2.5 V I/O standard because Fitter has only 81 such free pins available 阅读全文

摘要：一、摘要 将Quartus II中FPGA管脚的分配及保存方法做一个汇总。二、管脚分配方法 FPGA 的管脚分配，除了在QII软件中，选择“Assignments ->Pin”标签（或者点击按钮） ，打开Pin Planner，分配管脚外，还有以下2种方法。方法一：Import Assignments步骤1： 使用记事本或类似软件新建一个txt文件（或csv文件），按如下格式编写管脚分配内容（不同的开发版，其内容也不同，本文以我使用的DIY_DE2开发板为范例）。【这种方式格式最为简单】注意：To和Location两个关键字中间有一个半角逗号。图1 pin.txt步骤2： 在QII软件. 阅读全文