有关VHDL的简明介绍

VHDL是Very High Speed Integrated Circuit Hardware Description Language的英文缩写，是一种快速的电路设计语言，功能涵盖：电路描述、电路合成、电路仿真三大电路设计工作。

 

VHDL是由美国国防部于20世纪70年代开始研究发展的电路设计语言，于1987年成为IEEE的一种标准语言。最初发展的目的只是为了将电子电路的设计和内容含义用文件的方式存储起来，以便他人阅读。1988年，美国国防部规定所有官方的ASIC设计都必须以VHDL描述，1993年定位93版VHDL语言，成为众所周知的IEEE1164。

 

从ASIC到PCB系统设计，VHDL语言都能派上用场，故其成为当今和未来硬件电路设计的必备工具之一。但是，VHDL主要应用于数字逻辑电路的设计，其无法灵活用于模拟电路设计，目前，各大公司正在规范开发描述模拟电路描述的语言AHDL（非Altera的HDL语言）。

 

数字逻辑电路主要包括：ASIC和STDLogic两种。STDLogic为最常见的logic device，如TTL/CMOS等系列芯片。ASIC主要包括：PLD(Programbale Logic Device，包括CPLD和FPGA芯片)、Gate Array、Cell-Based IC、Full-Custom IC。

 

数字逻辑电路描述语言应用有两种语言应用广泛：VHDL和Verilog HDL。VHDL适用于高层系统级的描述，VerilogHDL适用于底层门电路级的描述。

 

目前，美国Altera和Xilinx公司的逻辑器件应用最广泛，Altera的FPGA如：Stratix系列、Cyclone系列、Flex系列，CPLD如：MAX系列；Xilinx的FPGA如：Virtex系列、Spartan系列，CPLD如：Xxxx、XCxxx、XCFxxx等。

 

FPGA与CPLD的结构是不同的：

FPGA是RAM结构，掉电丢失数据，需要外加配置芯片；CPLD为ROM型，有内部ROM存储配置数据。

FPGA是分段互连结构，逻辑延迟不稳定，每次都会配置出不同的时序；CPLD是连续式互连，容易稳定设计和使用。

FPGA内部逻辑门多达千万，用于数据型设计；CPLD相比之下门电路少得多，用于逻辑控制系统的设计。

 

－－－－－－－－－－－－－－－－－－－－－－－－OK，简单总结如此。