2020年7月10日

Verilog有限状态机FSM

摘要： FSM的分类： Mealy状态机：时序逻辑电路的输出不但取决于状态，还取决于输入。 Moore状态机：时序逻辑电路的输出只取决于当前状态。 Tips：状态机输出变量在高钟下应打一拍，以实现流水线化的输出（pipelined outputs） FSM的编码： 对于用FPGA实现的有限状态机建议采用独热 阅读全文

posted @ 2020-07-10 17:27 阿长长 阅读(610) 评论(0) 推荐(0)

导航