[置顶] Jesd204b调试理解
摘要： JESD204B是一种新型的基于高速SERDES的ADC/DAC数据传输接口。随着ADC/DAC采样速率的不断提高，数据的吞吐量也越来越大，对于500MSPS以上的ADC/DAC，动辄就是几十个G的数据吞吐率，而采用传统的CMOS和LVDS已经很难满足设计要求； 优点：JESD204B接口相对于LV 阅读全文
posted @ 2019-09-02 21:22 Z2j 阅读(2416) 评论(0) 推荐(0)
2019年9月2日
AD9680的DDC模式下的调试
摘要： 条件：1G采样率下，采样750M中心频率的信号，将其下变频，1/4 fs DDC mode; 问题：I路有数据，Q路一直为0； 解决方法： 改变寄存器0x300（负责DDC同步）的配置顺序，将其放在DDC配置相关寄存器的最后； 原因： 相关寄存器配置： 阅读全文
posted @ 2019-09-02 21:46 Z2j 阅读(2476) 评论(0) 推荐(0)
2019年8月2日
关于时序设计和异步设计的描述
摘要： 同步逻辑和异步逻辑的区别同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系同步电路和异步电路区别同步电路有统一的时钟源，经过PLL分频后的时钟驱动的模块，因为是一个统一的时钟源驱动，所以还是同步电路。异步电路没有统一的时钟源 异步电路设计电路简单，硬件开销较低； 同步电路设计 阅读全文
posted @ 2019-08-02 16:44 Z2j 阅读(569) 评论(0) 推荐(0)