随笔分类 -  FPGA

Xilinx_HLS上板过程记录
摘要：背景 最近做一个FPGA加速项目，懒得写RTL，所以又选择了HLS（High Level Synthesis，高层次综合）。之前的文章《Ultra96V2开发板简单使用》中介绍了如何用HLS写IP核并且在Ultra96V2开发板上通过Pynq环境跑起来，但是我现在用的是OpenSSD开发板，如《Sp 阅读全文
posted @ 2024-06-30 13:01 YuanZiming 阅读(390) 评论(0) 推荐(2)
SpinalHDL上板过程记录
摘要：背景 最近帮老师做一个硬件项目，使用SpinalHDL实现。实际用起来还是觉得这玩意不错，它能够抽象到“生成Verilog代码”这一层面，通过程序简化生成的逻辑，可以减少很多直接用Verilog需要编写的重复代码。同时它声明的端口名称和硬件逻辑是能够直接对应到Verilog代码的，所以查看波形调试也 阅读全文
posted @ 2024-06-30 12:47 YuanZiming 阅读(726) 评论(0) 推荐(1)
Ultra96V2开发板简单使用
摘要：概述 最近向老师借了一块Ultra96 V2开发板学习FPGA。之前虽然也有接触过FPGA开发板，但第一次用的是只有一个FPGA核的Artix-7开发板，用的也是最传统的流程，即写好verilog模块，调一下网表文件，然后直接烧录到FPGA中；第二次用的是Zynq系的Pynq z2开发板了，但是也是 阅读全文
posted @ 2022-01-29 17:00 YuanZiming 阅读(1130) 评论(1) 推荐(1)
SpinalWorkshop实验笔记（三）
摘要：概述 本文涉及Stream、WavePlayer、UDP、Mandelbrot四个实验。实验地址 最后的这四个实验中的三个都和Stream类息息相关。Stream类最关键的是要掌握它的两个特性：需要握手和实时变化。 需要握手指的是Stream的传输数据需要其valid信号和ready信号均为真，而这 阅读全文
posted @ 2021-12-22 20:14 YuanZiming 阅读(639) 评论(0) 推荐(0)
SpinalWorkshop实验笔记（二）
摘要：概述 本文涉及Function、Apb3Decoder、Timer、BlackBoxAndClock四个实验。实验地址 内容 Function 本实验的电路分两个阶段： 识别字符串：用从Flow中获得的字符匹配参数字符串 获得数据：匹配成功后，从字符串后面获得一定量的字节构成一个整数输出 难点在于识 阅读全文
posted @ 2021-12-17 17:46 YuanZiming 阅读(668) 评论(0) 推荐(0)
SpinalWorkshop实验笔记（一）
摘要：概述 最近在学习SpinalHDL，在github上看到了SpinalHDL实验，于是试着做了做。虽然这些实验的答案在仓库里给出来了，但我是FPGA初学者，虽然会一点verilog却对各种总线一窍不通，也不了解scala，所以即使要理解这些实验也花费了一番功夫。在这里记录一下我做这些实验的感想。本文 阅读全文
posted @ 2021-12-15 11:32 YuanZiming 阅读(1021) 评论(0) 推荐(0)