我的随笔

ADS 2015破解方法--笔记

ygpygp1234 2019-10-13 14:51 阅读:1003 评论:0 推荐:0

Verilog的非阻塞语句放到顺序块中，综合出来怎样的逻辑电路？

ygpygp1234 2019-10-01 13:14 阅读:407 评论:0 推荐:0

SignalTap II Logic Analyzer 无法观测到信号？

ygpygp1234 2019-09-27 22:09 阅读:4943 评论:0 推荐:0

Xilinx Vivado器件分配管脚：LVDS差分电平信号如何分配管脚？

ygpygp1234 2019-09-06 21:53 阅读:6052 评论:0 推荐:1

FPGA调试技巧（Quartus 15.1 Standard平台）

ygpygp1234 2019-09-06 21:13 阅读:621 评论:0 推荐:1

针对Quartus IP Core的MIF文件格式小记

ygpygp1234 2019-07-28 18:26 阅读:992 评论:0 推荐:0

格雷码（Grey Code）生成规则

ygpygp1234 2019-07-28 16:37 阅读:3125 评论:0 推荐:0

Quartus设计FIR滤波器的系数文件格式（适用于FIR II的IP核）

ygpygp1234 2019-07-22 16:24 阅读:1873 评论:0 推荐:0

modelSIM仿真ROM核报错：Failed to Open Readmem File

ygpygp1234 2019-03-29 13:06 阅读:1053 评论:0 推荐:0

Altium Designer 10 执行DRC发现有 Length Constraint 解决办法

ygpygp1234 2019-03-19 13:09 阅读:2416 评论:0 推荐:0