微机结构

在微机系统中，不同的子系统必须具有连接彼此的接口，比如，内存和CPU需要通信，CPU和I/O设备也需要通信。这些工作都是由总线来完成的。所谓总线，就是一条按照分时原则使用的公共线路，它用一套线路来连接多个子系统。CPU是一个时序数字电子元件，就是说它的工作受时钟信号的控制，正是这个时钟控制信号，决定了CPU的基础工作速度。CPU的时钟信号由一个所谓的三点式震荡电路的电子线路产生。电容三点式振荡器是一种电子元件，也叫考毕兹振荡器，是自激振荡器的一种。由串联电容与电感回路及正反馈放大器组成。
CPU中的各种部件：
1、 运算器：它包括寄存器、执行部件和控制电路3个部分。
（1）在典型的运算器中有3个寄存器：接收并保存一个操作数的接收寄存器；保存另一个操作数和运算结果的累加寄存器；在进行乘、除运算时保存乘数或商数的乘商寄存器。
为了减少对存储器的访问，很多计算机的运算器设有较多的寄存器，存放中间计算结果，以便在后面的运算中直接用作操作数。
（2）执行部件包括一个加法器和各种类型的输入输出门电路。控制电路按照一定的时间顺序发出不同的控制信号，使数据经过相应的门电路进入寄存器或加法器，完成规定的操作。
（3）控制电路就是和控制器关联的相关电路，它控制者运算器的运行过程。为了提高运算速度，某些大型计算机有多个运算器。它们可以是不同类型的运算器，如定点加法器、浮点加法器、乘法器等，也可以是相同类型的运算器。在CPU的性能参数里面，有一项叫字长，它是计算机运算部件一次能处理的二进制数据的位数。字长愈大，计算机的运算精度越高，寻址空间越大，计算机的处理能力就越强。早期的微型计算机的字长为 16位，现在常见的通用微型计算机的字长为32位和64位。
2、控制器：它是整个CPU的指挥控制中心，由指令寄存器IR(InstructionRegister)、程序计数器PC(ProgramCounter)和操作控制器0C(OperationController)三个部件组成，对协调整个电脑有序工作极为重要。（1）指令寄存器：用以保存当前执行或即将执行的指令的一种寄存器。指令内包含有确定操作类型的操作码和指出操作数来源或去向的地址。当执行一条指令时，先把它从内存取到数据寄存器（DR）中，然后再传送至IR。指令划分为操作码和地址码字段，由二进制数字组成。为了执行任何给定的指令，必须对操作码进行测试，以便识别所要求的操作。指令译码器就是做这项工作的。指令寄存器中操作码字段的输出就是指令译码器的输入。操作码一经译码后，即可向操作控制器发出具体操作的特定信号。（2）程序计数器：指明程序中下一次要执行的指令地址的一种计数器，又称指令计数器。它兼有指令地址寄存器和计数器的功能。当一条指令执行完毕的时候，程序计数器作为指令地址寄存器，其内容必须已经改变成下一条指令的地址，从而使程序得以持续运行。为此可采取顺序执行指令的办法。（3）操作控制器：CPU内的每个功能部件都完成一定的特定功能。信息在各部件之间传送及数据的流动控制部件的实现。操作控制器的功能就是根据指令操作码和时序信号，产生各种操作控制信号，以便正确地建立数据通路，从而完成取指令和执行指令的控制。
指令（又称机器指令）：是指示计算机执行某种操作的命令，是计算机运行的最小功能单位。一种计算机的所有指令的集合构成该机的指令系统，也称为指令集。注意：一种计算机只能执行自己指令系统中的指令，不能执行其他系统的指令。
高速缓冲存储器：在计算机存储系统的层次结构中，高速缓冲存储器是介于中央处理器和主存储器之间的高速小容量存储器，它由静态存储芯片(SRAM)组成，容量比较小但速度比主存高得多， 接近于CPU的速度。它和主存储器一起构成一级的存储器。高速缓冲存储器和主存储器之间信息的调度和传送是由硬件自动进行的。
虚拟存储器
1.虚拟存储器特性：具有请求调入功能和置换功能，能从逻辑上对内存容量进行扩充的一种存储系统。实质：以时间换空间，但时间牺牲不大。
2.虚拟存储器的实现方式：需要动态重定位；请求分页系统；请求分段系统
3.虚拟存储器的特征：a.离散性：部分装入；b.多次性：局部装入，多次装入；c.对换性；d.虚拟性
I/O接口具有如下各种功能：
1、对输入/输出数据进行缓冲、隔离和锁存。
2、信号转换。在接口电路中引入变换器用于在电信号形式（内部数据）和其他形式的设备数据之间进行转换。
3、I/O端口提供寻址功能。一个I/O控制器会占有多个端口地址，I/O端口必须编号后，CPU才能访问它，I/O设备的寻址方式就是I/O端口的编号方式。
4、为CPU和I/O设备之间提供联络。
总之，I/O接口的功能就是完成数据、地址和控制三总线的转换和连接。
中断全过程是指的是从中断源发出中断请求开始，CPU响应这个请求，现行程序被中断，转至中断服务程序，直到中断服务程序执行完毕，CPU再返回原来的程序继续执行的整个过程。大体上可以把中断全过程分为5个阶段：即中断请求、中断判优、中断响应、中断处理和中断返回。
DMA方式的特点：它使主存与CPU的固定联系脱钩，主存即可以被CPU访问，又可被外设访问；在数据块传送时，主存地址的确定、传送数据的技术都由硬件电路直接实现；主存中要开辟专用缓冲区，及时供给和接受外设的数据；DMA传送速度快，CPU与外设并行工作，提高了系统的效率；DMA在传送开始前要通过程序进行预处理，结束后要通过中断方式进行后处理。
DMA和中断的区别：中断方式是程序切换，需要保护和恢复现场，而DMA方式除了开始和结尾时，不占用CPU的任何资源，可以将它理解为一种硬件中断工作方式；对中断请求的响应时间只能发生在每条指令执行完毕时；而对DMA请求的响应时间可以发生在每个机器周期结束时；中断传送过程需要CPU的干涉；而DMA传送过程不需要CPU的干涉，故数据传输速率非常高，适合于高速外设的成组数据传送；DMA请求的优先级高于中断请求；中断方式具有对异常事件的处理能力，而DMA方式仅局限于完成传送数据块的I/O操作；